Обычно биты хранятся в регистрах состоящих из нескольких двоичных триггеров. Двоичный триггер имеет два выхода: прямой и инверсный, т.е. парафазный (двухфазный) выход, но зачастую один бит парафазного (двухфазного) выхода отбрасывается и парафазность двухфазного бита, которая может увеличить быстродействие некоторых схем, не используется.
Например, использование парафазных битов уменьшает время преобразования (дешифрирования) обычного двоичного кода в многобитный одноединичный код с 2*dt до 1*dt, где dt - время задержки в одном типовом логическом элементе.
Известен одноразрядный трёхступенчатый полный двоичный сумматор на двух полусумматорах, время сложения в котором равно 3*dt.
Автором был разработан одноразрядный парафазный быстрый полный двоичный сумматор время суммирования в котором составляет 2*dt, т.е. на 1*dt быстрее одноразрядного однофазного полного двоичного сумматора.
Рис.1. Снимок модели одноразрядного парафазного быстрого полного двоичного сумматора в симуляторе электронных схем Circuit Simulator.
Включить Circuit Simulator с моделью: http://tinyurl.com/y4radv2h
Двоичные триггеры с автоматической установкой в "0" при включении на входе модели сумматора служат для ввода парафазных (двухфазных) битов и частью схемы собственно полного сумматора не являются.
Сумматор состоит из преобразователя (дешифратора) парафазного трёхбитного кода в восьмибитный одноединичный код на 8-ми логических элементах 3И (3in AND) с временем преобразования равным 1*dt и из преобразователя (шифратора) восьмибитного одноединичного кода в парафазный бит суммы по модулю 2 и в парафазный бит единицы переноса в следующий разряд на 4-х логических элементах 4ИЛИ (4in OR) с временем преобразования равным 1*dt. Суммарное время сложения в сумматоре составляет 2*dt.
Разрядность сумматора увеличивается последовательным соединением нескольких одноразрядных сумматоров.
#электроника #вычислительная техника #цифровая электроника #цифровая техника #сумматоры #двоичные сумматоры #парафазный бит #эвм #atanua #circuit simulator
