В литературе по цифровой электронике известен, называемый по "старорежимному" (по "ветхозаветному"), "RS-триггер" (от сокращённых английских слов Reset и Set). Автор логического симулятора Atanua называет его "SR-latch". В англоязычной литературе одноступенчатые ("прозрачные") триггеры называют "latch" ("защёлка"), а двухступенчатые ("непрозрачные") триггеры называют на бытовом жаргоне "flip-flop" ("шлип-шлёп", "шлёпанцы"), а на научном жаргоне "master-slave" ("хозяин-слуга"), у нас же приняты названия "двухступенчатый", "ведущий-ведомый" и "непрозрачный".
Одноступенчатый триггер называют "прозрачным" из-за того, что у него все изменения на входе, даже очень кратковременные, передаются на выходы, что может привести к ложным срабатываниям. В двухступенчатых же (в "непрозрачных") триггерах все изменения на входе, до поступления сигнала записи, дальше первой ступени не проходят.
2S-триггер (2S-latch) может быть построен как в базисе ИЛИ-НЕ (NOR), так и в базисе И-НЕ (NAND).
В базисе ИЛИ-НЕ (NOR) 2S-триггер (2S-latch) работает в прямой логике, в которой "false"="нет"="0", а "true"="да"="1", проще, имеет меньшие аппаратные затраты по сравнению с инверсной логикой в базисе И-НЕ (NAND) и поэтому более предпочтителен при изучении и разработке.
На рисунке ниже приведена логическая схема 2S-триггера (2S-latch) в базисе ИЛИ-НЕ (NOR).
Рис.1. Снимок модели "прозрачного" 2S-триггера (2S-latch) в базисе ИЛИ-НЕ (NOR) в логическом симуляторе Atanua.
Код модели в логическом симуляторе Atanua
В базисе И-НЕ (NAND) 2S-триггер (2S-latch) работает в инверсной логике, в которой "false"="нет"=1, а "true"="да"=0, и, поэтому, сложнее, но логические элементы в некоторых физических реализациях RTL и TTL логик более экономичны.
На рисунке ниже приведена логическая схема 2S-триггера (2S-latch) в базисе И-НЕ (NAND) и её двухшаговое преобразование к узнаваемому "RS-триггеру" ("RS-latch"). В двухбитном (парафазном, "двухпроводном") бите двоичная унарная логическая функция "инверсия" (F1B3) может быть выполнена двумя способами: инверсией каждого из двух битов логическим элементом NOT (Рис.2.a) или простым перекрещиванием двух проводов (Рис.2.b). После переворота двух логических элементов D1 и D2 (2И-НЕ, 2-in NAND) получается узнаваемая логическая схема 2S-триггера (2S-latch) в базисе И-НЕ (NAND) - Рис.2.c, по "ветхозаветному" называемая "RS-триггер" ("RS-latch").
Рис.2. Снимок модели "прозрачного" 2S-триггера (2S-latch) в базисе И-НЕ (NAND) в логическом симуляторе Atanua.
Код модели в логическом симуляторе Atanua
При изучении многозначных (multivalued) логик, троичной (ternary), четверичной (quadro) и т.д., становится понятным, что в триггерах установочных входов может быть больше двух, а установочные входы R и S являются установочными входами S0 (Set0) и S1 (Set1).
В многозначных логиках названия триггеров с обозначениями входов триггеров буквой S с номером линии в названии триггеров становятся очень громоздкими, например, в четырёхзначной логике - S0S1S2S3-триггер (S0S1S2S3-latch), поэтому, их можно сократить до названий nS-триггер (nS-latch), в примере - 4S-триггер (4S-latch).
В многозначных же логиках становится понятным и то, что выходов у триггеров может быть больше двух, а "старорежимные" ("ветхозаветные") обозначения выходов триггеров буквами Q и /Q, на самом деле являются "НовоЗаветными" выходами B1 и B0 двухбитного ("двухпроводного") бита.
Для совместимости с "ветхозаветной" литературой в моделях триггеров приведены и "ветхозаветные" (в скобках) и "НовоЗаветные" обозначения.
Приложение 1.
Логический симулятор Atanua/Win32 11.0.081116 - Personal Edition
#электроника #цифровая электроника #цифровая техника
#триггеры #2S-триггеры #RS-триггеры
