CMOS по-прежнему является доминирующей технологией для цифровых дизайнов, и в ближайшем будущем она не будет иметь однозначного совпадения. Движущими силами этого лидерства являются высокая способность к миниатюризации и надежность CMOS. Последнее, однако, уменьшается тревожными темпами на фоне технологий с размерами в Нано-Масштабах.
Такие технологии с габаритными размерами устройства в диапазоне нескольких нанометров характеризуются повышенной восприимчивостью к различным видам отказов в процессе эксплуатации. В отличие от предыдущих поколений технологий, решения в рамках производственного процесса больше не являются достаточными для решения подобных проблем.
Соответственно, вопросы надежности больше не только являются проблемой производства, но и должны учитываться на всех уровнях абстракции процесса проектирования.
Таким образом, можно выделить основные стратегии, такие как: разрабатывание методов обнаружения ошибок, которые позволяют выявлять и исправлять ошибки, пытаясь избежать или, по крайней мере, продлить срок действия ошибок. Поскольку эти методы стратегии требуют другого механизма для устранения обнаруженной ошибки, они не увеличивают ожидаемый срок службы конструкций.
Важной характеристикой силовых цепей с транзисторами сна является их способность динамически отключать электропитание во время работы интегрированных систем. Следовательно, в отключенном состоянии затворная логика в идеале не имеет собственных токов и напряжений, а значит, и электромагнитных полей.
Кроме того, из-за отсутствия коммутационной активности снижается местная температура. Следует отметить, что это ключевые параметры для нескольких эффектов снижения продолжительности жизни, таких как электро миграция, пробой затворов и отрицательная температурная нестабильность, интегральных схем.
Таким образом, на холостом этапе закрытой логики эти эффекты устраняются или, по крайней мере, сильно уменьшаются. Как следствие, среднее время до отказа (MTTF), представляющее собой среднее время, в течение которого система работает до отказа, продлевается приблизительно на время простоя конструкции. Это соотношение реализуется предложенным подходом активации альтернативных модулей. При этом каждый модуль с затворами (то есть каждый логический блок) реализуется не менее двух раз. Однако во время выполнения только один из этих случаев активен, в то время как остальные отключены от электросети.
Отсутствующей функцией первоначальной версии подхода активации альтернативных модулей является возможность обнаружения ошибок.
Поэтому к каждому мультиплексору предлагается добавить компараторы. Его функция заключается в проверке того, что все входы мультиплексора имеют одинаковое значение, а значит, все ли экземпляры модуля дают одинаковые результаты. Однако только на переходном этапе, то есть когда один экземпляр отключен от сети, а другой подключен, одновременно активны более одного экземпляра.
Это является ограничением, так, как только на этом этапе возможно одновременное обнаружение ошибок (CED). Однако цель этой частичной CED не состоит в выявлении переходных повреждений. Напротив, его целью является обнаружение постоянных дефектов.
Интегрированные микросхемы, реализованные в нанометровой технологии, постоянно более восприимчивы к механизмам серьезных отказов.
Эта тревожная тенденция требует применения методов проектирования для повышения надежности в течение всего срока службы. Таким образом, ученые предлагают расширение подхода, сочетающего в себе идеи транзисторов сна и модульного резервирования в выгодном ключе. Таким образом, данный подход ученых направлен на повышение надежности в течение всего срока службы при минимальном воздействии на задержку и рассеивание мощности.
Благодаря предлагаемым расширениям этой работы можно обнаружить постоянные ошибки.
Кроме того, изменения приводят к продлению срока службы системы, поскольку дефектные экземпляры могут быть обнаружены и отключены. Для того чтобы сравнить срок службы системы, они также предложили метод моделирования на клеточном уровне. Наконец, результаты моделирования показывают, что предлагаемые улучшения в подходе к проектированию могут увеличить среднее время отказа системы в среднем на 52%, если MTTF отличается по фактору.
