Новый стандарт шины CXL хорош тем, что базируется на уже давно устоявшемся и общепринятом стандарте PCI Express, который способен обеспечить высокие скорости обмена данными и минимальную латентность. Версия 2.0 стандарта CXL была финализирована совсем недавно, в ноябре этого года, и мы опубликовали посвящённую этому событию заметку.
Напомним основные тезисы CXL 2.0. В основе новой версии по-прежнему лежит PCI Express 5.0, однако в ней реализована более сложная, многоуровневая структура взаимодействия узлов сети. Появилась поддержка коммутирования и шифрования, а также возможность работы с устройствами «постоянной памяти» (persistent memory), такими как, например, Optane DCPMM. Предусмотрена возможность управляемого горячего подключения, что немаловажно, поскольку позволяет минимизировать время простоя и ввода в строй новых вычислительных узлов в системе.
На сегодняшний момент CXL имеет самую большую армию сторонников: в разработке участвуют более 120 компаний. Для сравнения, потенциально конкурирующий стандарт CCIX может похвастаться примерно 50 участниками, Gen-Z насчитывает около 70 участников, а OpenCAPI — лишь 38. Впрочем, между CXL и Gen-Z в настоящее время подписан «меморандум взаимопонимания». Также называется возможность совместного использования CCIX и CXL, подобно тому, как Ethernet может работать поверх InfiniBand.
Конечно, всё это не гарантия того, что CXL обязательно победит, но шансы на победу достаточно высокие, особенно если учесть, что в составе совета директоров CXL принимают участие AMD, ARM, Intel и IBM. Помогает в продвижении стандарта компания Synopsys, весьма известный и солидный разработчик IP-решений. Из достижений компании 2020 года можно назвать набор инструментов для создания аналоговых чипов машинного обучения (совместно с IBM), новые 64-битные ядра ARC и интерфейс для памяти HBM2E.
Для CXL компания создала первую законченную реализацию стандарта ещё в 2019 году. Сейчас Synopsys объявила о новых IP-блоках CXL DesignWare, поддерживающих протокол AMBA CXS и позволяющих бесшовно интегрировать шины CXL и ARM Neoverse Coherent Mesh Network. С растущей популярностью серверных процессоров на базе ARM это даёт CXL ещё одно важное преимущество.
Отметим, что новые IP-блоки способны работать на скорости 32 ГТ/с при 512-битной ширине шины. Поддерживаются конфигурации от x1 до x16, включая варианты с бифуркацией линий PCIe 5.0. Реализация физического уровня (PHY) уже сейчас описывается для широкого круга техпроцессов FinFET. Страницы, посвящённые новому контроллеру CXL, DesignWare CXL IP и верификация IP для AMBA CXS доступны по соответствующим ссылкам.
