PCIe Gen6 и CXL
Современная архитектура дата-центров уперлась в физический предел масштабирования из-за фатального разрыва между мощностью вычислителей и пропускной способностью интерконнекта. Пока переход на 3-нм техпроцессы и чиплетные сборки обеспечивал рост TFLOPS, шины ввода-вывода оставались узким местом с высокой латентностью. В реальных задачах обучения LLM или обработки графовых баз данных это выливается в хронический простой ускорителей: до 40% времени GPU просто ждет данные из системной памяти или соседних узлов...