Компания AMD находится на завершающей стадии разработки новой графической архитектуры RDNA 5, известной под кодовым названием GFX1310. Благодаря данным из компилятора LLVM стали известны ключевые улучшения, которые существенно повысят эффективность использования вычислительных ресурсов и производительность игровых шейдеров.
Главное новшество архитектуры — полноценный конвейер Dual‑Issue VALU для режима Wave32. Благодаря ему стало возможным одновременно выполнять векторные операции (VOP) на линиях арифметико‑логического устройства (АЛУ) графического процессора по осям X и Y. Это решение дополняется расширенным набором инструкций для одновременного выполнения операций слияния умножения и сложения (FMA) и других VOP‑инструкций. Кроме того, в RDNA 5 ослаблены ограничения, связанные с регистрами, — теперь компиляторы и шейдерный код могут выполнять более ресурсоёмкие операции с плавающей запятой в режиме Wave32. В итоге эффективность вычислений FP32 должна стать значительно выше по сравнению с предыдущими поколениями. Всё это обещает геймерам заметный прирост производительности, особенно в современных играх, где обработка вершинных и пиксельных шейдеров в основном выполняется с помощью вычислений в формате FP32.
Чтобы оценить масштаб изменений, стоит вспомнить опыт с архитектурой RDNA 3, представленной в видеокартах серии Radeon RX 7000. Тогда технология Dual Issue VALU была реализована впервые, но её потенциал не раскрылся в полной мере. Проблема заключалась в ряде ограничений: поддержка лишь ограниченного подмножества инструкций VOP, отсутствие ряда важных вариантов FMA, жёсткие требования к режиму Wave32 и строгому разделению регистровых банков. Из‑за сложности использования компиляторы зачастую игнорировали этот конвейер, а драйверы не могли задействовать его полностью. Как следствие, многие шейдеры не могли задействовать сопряжение X/Y, и реальная пропускная способность FP32 часто оказывалась значительно ниже теоретического максимума. Это снижало общую производительность — особенно в приложениях с интенсивной нагрузкой на FP32‑вычисления.
Несмотря на то что полные спецификации RDNA 5 / UDNA пока не раскрыты, информация об архитектуре ISA постепенно становится доступна благодаря патчам для компилятора. По предварительным данным, AMD планирует представить RDNA 5, возможно, уже в этом году. Новая архитектура будет поддерживать целый ряд передовых технологий: нейронный рендеринг нового поколения, апскейлинг на основе машинного обучения, многокадровую генерацию и усовершенствованные методы трассировки лучей, доведённые до совершенства в рамках проекта FSR Diamond.
Сочетание обновлённой системы обработки инструкций и этих инновационных решений обещает вывести производительность графических процессоров AMD на новый уровень. Сообщество с большим интересом ожидает официальных тестов и показателей производительности, которые компания представит в ближайшее время.