По сообщению Future of Logic на Международной конференции IEEE по электронным устройствам (IEDM) разработка производственной технологии класса 1,4 нм от компании TSMC идет полным ходом. TSMC также еще раз подчеркнула, что массовое производство с использованием 2-нм техпроцесса запланировано на 2025 год.
1,4-нм производственный процесс TSMC официально называется A14, согласно слайду, опубликованному Диланом Пателем из SemiAnalysis. На данный момент TSMC не раскрыла, когда она планирует начать крупносерийное производство A14 и его характеристики, но, поскольку N2 запланирован на конец 2025 года, а N2P — на конец 2026 года, разумно предположить, что после этого появится A14 (2027 – 2028 гг.).
Что касается функций, то в A14 вряд ли будут использоваться комплементарные полевые транзисторы с вертикальным расположением элементов (CFET), хотя TSMC изучает эту технологию. Таким образом A14, вероятно, будет полагаться на полевые транзисторы с круговым затвором 2-го или 3-го поколения (GAAFET), то есть так же, как и N2.
Пока неизвестно, планирует ли TSMC использовать инструменты EUV-литографии High-NA для своей технологии A14 в период 2027–2028 годов. Учитывая тот факт, что к тому времени Intel, а, возможно, и другие производители чипов получат и усовершенствуют машины EUV-литографии следующего поколения с числовой апертурой 0,55, контрактному производителю чипов будет довольно легко их использовать. Однако, поскольку инструменты EUV-литографии с высокой числовой апертурой уменьшают размер сетки вдвое, их использование создаст некоторые дополнительные проблемы как для разработчиков микросхем, так и для производителей микросхем.
Конечно до 2027, а тем более до 2028 года еще далеко, то многое может измениться, поэтому нельзя делать точные прогнозы. Но очевидно, что инженеры и разработчики TSMC не сидят на месте и работают над производственными процессами следующего поколения.