Часть 2 находится здесь.
Моделирование ЦУ с точки зрения распространения электрических сигналов оказывается весьма непростой задачей. Для её решения необходимо было использовать новый подход. Исследователи остановились на формальных макромоделях ЦИС, и результатом их работы стало появление нового типа моделей — IBIS (I/O buffers information specification, или информационная спецификация буферов ввода/вывода).
Потребность в разработке нового формата представления данных возникла вследствие сочетания ряда обстоятельств. Основными причинами явились необходимость обмена информации между организациями, занимающимися производством изделий микроэлектронной техники и аппаратуры, в которой они применяются, и все возрастающая сложность SPICE-моделей ИС. При формировании общих принципов построения IBIS-спецификации и выборе параметров моделей входных и выходных буферов была удачно учтена необходимость возможности работы с этим форматом САПР различного назначения, введена система приоритета параметров, и предусмотрена различная глубина описания моделей. Все это регламентируется стандартом, который принимается основными организациями, поддерживающими IBIS. Практически все документы, связанные с IBIS, находятся в открытом доступе в сети Интернет.
Сущность IBIS заключается в том, что в спецификации приводится описание свойств только входных и выходных буферов ЦИС, причем под буфером (термин широко используется в стандарте) понимается часть схемы, непосредственно связанная с тем или иным сигнальным выводом. Распространение сигналов внутри ЦИС не моделируется. Сами буферы представляются в виде схем замещения, которые показаны на рис. 1 и 2.
Рассмотрим рис. 1 и рис. 2. Здесь C_pkg, L_pkg и R_pkg представляют собой физические характеристики вывода ИС — емкость «на землю», индуктивность и активное сопротивление. По IBIS-стандарту при описании конкретной ИС можно задавать как одинаковые для всех выводов параметры (при задании характеристик корпуса), так и индивидуально. Как правило, эти характеристики одинаковые для всех выводов, поскольку с технологической точки зрения наиболее удобен корпус, в котором все выводы одинаковы. Но бывают и исключения (это обычно связано с внутренним устройством ИС).
В качестве GND_Clamp и POWER_Clamp обозначены ограничивающие диоды. Пока напряжение питания лежит в интервале от 0 до +Vcc, оба диода заперты, и ток через них практически не течет. Но если напряжение выходит за этот интервал, то такой режим работы, как правило, аварийный, вызывает весьма существенный ток через один из диодов. В зависимости от типа логики при напряжениях на входе ИС вне указанных пределов переходы полевых и биполярных транзисторов могут оказываться в инверсном режиме, что приведет к протеканию через переход достаточно большого тока. Его также необходимо также учитывать при моделировании. Но в случае упрощения, а также при других типах логики они могут быть исключены. Диоды POWER_Clamp и GND_Clamp иногда называют антизвонными, т.к. они гасят колебательные процессы, которые возникают при высоких частотах включения.
Емкость C_comp отражает наличие инерционных свойств буферов. При этом емкость, как правило, рассматривается на шину заземления. Однако такой подход справедлив только в том случае, если индуктивность и сопротивление питающей шины невелика. В противном случае емкости входа (выхода) микросхемы не могут быть объединены в одну эквивалентную, поскольку шины питания и заземления не будут замкнуты накоротко по переменному току.
В отдельных случаях обнаруживается необходимость включения параллельно емкости нелинейного сопротивления, которое отражает поведение входного буфера в статическом режиме при различном напряжении на нем. Это сопротивление не входит в стандартную модель, но может быть описано в рамках IBIS. Однако, согласно, IBIS-стандарту, это не делается, чтобы не усложнять процесс моделирования. Такое упрощение означает, что вход микросхемы не потребляет тока, что допустимо не для всех типов логики.
Кроме рассмотренных элементов моделей, на рис.2 условно изображены два источника тока, которые обозначены как Pull_down и Pull_up. Это условные обозначения нелинейных сопротивлений, которые включаются соответственно к шинам заземления и питания. Их сопротивления меняются при переключении выходного буфера в противоположное логическое состояние, а в статическом режиме зависят только от напряжения на них. В режиме логической единицы сопротивление Pull_up мало, сопротивление Pull_down велико, в состоянии логического нуля сопротивление Pull_up велико, Pull_down — мало. Когда значение сопротивления Pull_up или Pull_down мало, ток через него зависит от напряжения на нем и моделирует выходную ВАХ соответственно в режимах логической единицы или логического нуля.
Заметим, что схема на рис.2 достаточна для моделирования переходных процессов в выходном буфере и получения при моделировании графиков сквозных токов. Однако эта схема обладает существенным недостатком. Дело в том, что для реальной цифровой ИС всегда имеется какое-либо минимальное время переключения, причем, какой бы узкий не имелся у входного сигнала фронт, переключение всегда займет время, большее, чем некоторое ненулевое минимальное значение. Оно примерно составляет единицы наносекунд. Устранить эффект такого «феноменального» быстродействия, сделав модель более адекватной, можно при помощи специальной схемы, ограничивающей минимальное время переключения.
Выходной буфер управляется сигналом специальной формы. Это может быть трапециидальный сигнал, ограниченный значениями 0 и 1 В. Сигнал такого вида иногда называют нормированным. Он может быть сформирован на основании преобразования входного сигнала, поступившего на какой-либо входной буфер. Переключение осуществляется за счет зависимости сопротивлений Pull_up и Pull_down от уровня нормированного сигнала.
Для того чтобы входные и выходные буферы функционировали взаимосвязано, необходимо приводить входные сигналы привести к нормированному виду. Схема, при помощи которой обрабатывается входной сигнал и формируется управляющий выходной, называется внутренней логикой, или, согласно принятой в IBIS терминологии, логикой уровня и активации. Структура IBIS-модели ИС с учетом взаимосвязанного функционирования входных и выходных буферов будет рассмотрены в последующих моих статьях.
Моделирование с использованием IBIS-моделей проводят на этапе проектирования печатных платах (ПП) [8]. При его выполнении все ЦИС заменяются совокупностью IBIS-моделей их буферов, и проводят анализ того, как распространяется сигнал на ПП от ЦИС к ЦИС, и оценивают искажения сигналов при распространении в элементах печатного монтажа. Смена логического состояния выходных буферов обеспечивается непосредственно программой моделирования и не зависит от логического состояния на входе.
Однако IBIS-модели можно использовать и при моделировании с использованием языка SPICE и систем на его основе. В этом случае внутреннюю часть схемы заменяют такой схемой замещения, чтобы она выполняла интересующие пользователя логические функции, а входные и выходные буфера — их IBIS-моделями. Это позволяет существенно расширить область применения IBIS-моделей, и получить возможность моделировать те свойства ЦУ, которые интересуют инженера. Моделирование можно провести несколько раз, чтобы оценить, как функционирует тот или иной ЦУ.
Сейчас наблюдается две важных тенденции в области IBIS. Первая из них — это массовый переход от SPICE- к IBIS-моделям ЦИС. Вторая заключается в том, что IBIS в своем развитии все больше сближается с VHDL и другими подобными языками. Сейчас файлы с IBIS-описанием ЦИС могут быть дополнены VHDL-описанием логики её функционирования. Такое сочетание языков разного назначения в стандарте IBIS называют мультиязычным расширением.
Заключение
Таким образом, в рамках данной статьи мы рассмотрели наиболее распространенные подходы к моделированию ЦУ. Каждый из них применим на определенных стадиях проектирования, и дает точный результат при использовании по назначению. Все они имеют свои перспективы развития, преимущества и недостатки. Наиболее перспективным является совместное использование IBIS и VHDL для описания электрических свойств и логики функционирования ЦИС, на основе чего можно проводить моделирование ЦУ на разных этапах проектирования.
Искренне Ваш, Главный научный сотрудник
P.S. Прошу подписываться на мой канал! Считаю, что мой опыт и научные достижения должны стать общедоступными. Только оригинальные статьи, собственные наработки!
