Поскольку в России в ближайшие 10 лет не предвидится техпроцесса изготовления микропроцессоров тоньше 28 нм, то возникает вопрос, а можно ли получить высокопроизводительный процессор на толстых нанометрах, скажем, на 28 нм, в которых в настоящее время используются классические планарные транзисторы, в то время, как в более тонких техпроцессах используются транзисторы с затвором, облегающим канал с трёх сторон, а в перспективных — со всех четырёх?
Об эволюции транзистора в различных техпроцессах я писал в одной из своих предыдущих статей, почитайте, интересно. Также интересно будет почитать о сущности нанометров в микропроцессоре а также о различных техпроцессах в рамках одинаковых нанометров.
Если вы в теме, или читали мои вышеупомянутые статьи, то знаете, что для увеличения плотности транзисторов в каждом новом поколении техпроцесса разработчики вынуждены были начиная с техпроцесса 22 нм изменить конструкцию транзистора, чтобы уменьшить токи утечки, которые стали уже критическими и сохранить его быстродействие и управляемость.
А вот даст ли эффект использование новой конструкции транзистора на толстых техпроцессах? Тут не всё так однозначно.
Первая причина изменения конструкции — снижение управляющего напряжения для борьбы с токами утечки с затвора или из канала в подложку, сильно проявляющимися при уменьшении размера транзистора. Чтобы продолжать эффективно управлять каналом, требуется облегание его с трёх или четырёх сторон, уменьшение слоя диэлектрика между затвором и каналом и максимальное оттягивание канала вверх от подложки, если речь идёт о трёхстороннем облегании.
Уменьшение слоя диэлектрика в свою очередь увеличивает утечку из затвора в канал и далее в подложку в случае трёхстороннего облегания, значит надо максимально оттянуть этот наводимый затвором (индуцируемый) канал от подложки, что и достигается его большой высотой и маленькой шириной (либо полным отделением его части от подложки и горизонтальным размещением, как планируется для техпроцесса 2 нм), а увеличение сопротивления узкого канала компенсируется его дублированием и троированием.
Но у толстых нанометров токи утечки некритичны для работы схемы. Поэтому единственная цель может быть, наверное, только в экономии питания за счёт снижения управляющего напряжения и некотором снижении теплопакета.
В случае облегания затвором канала с четырёх сторон, что ещё допустимо для техпроцесса 2 нм, на более толстых техпроцессах может появиться проблема теплоотвода. В любом случае, особенно в последнем, процесс литографии придётся серьёзно переработать и усложнить. Стоит ли оно того? Давайте подумаем.
Кстати, можно ещё поиграться с материалами диэлектрика затвора и канала транзистора. А может, и подложки. У нас же есть производство сапфира?
Результаты ваших размышлений, дополнения и уточнения излагайте в комментариях. Ставьте нравлики и подписывайтесь на мой канал! Удачи! :-)