Недавно я публиковал статью, в которой объяснял, почему при печати упрощённого российского процессора Эльбрус-2СМ на Микроне, его рабочая частота получается существенно ниже, чем при печати даже более сложного процессора Эльбрус-2С+ на TSMC. Если вкратце — то дело в оборудовании и библиотеках элементов. Оборудование и библиотеки 90 нм на Микроне заточены под производство энергоэффективных но низкочастотных чипов. Поэтому разогнать Эльбрус-2СМ до 500 МГц не удаётся, только до 300 МГц.
В сегодняшней статье я расскажу подробнее о разнице техпроцессов в границах одних и тех же нанометров. Сделаю я это в этот раз на примере анонсов тайваньской фабрики TSMC на техпроцесс 3 нм, которые они запускают к концу этого года.
Для тех, кто не очень понимает сущность нанометров в техпроцессе производства чипов, я недавно написал статью с доступным объяснением того, чем те или иные техпроцессы отличаются друг от друга в отношении нанометров, и что эти нанометры реально обозначают.
Итак, TSMC (Taiwan Semiconductor Manufacturing Co.) 16 июня 2022 года открыла цикл своих технологических симпозиумов первым симпозиумом «TSMC North America». На своих симпозиумах компания традиционно делится дорожными картами технологий, а также своими планами на будущее.
Одна из ключевых вещей, о которых объявила TSMC — это передовые техпроцессы, принадлежащие к семейству N3 (3 нм) и N2 (2 нм), которые будут использоваться для создания современных процессоров, графических процессоров и SOC в ближайшие годы (источник).
При этом техпроцесс 3 нм — это последний техпроцесс, который будет базироваться на транзисторах конструкции FinFET, которые впервые серийно были применены в процессорах Intel (Ivy Bridge), производимых по техпроцессу 22 нм ещё в 2012 году.
В техпроцессе 2 нм будут применяться новые транзисторы nanosheet FET (улучшенные GAAFET), которые являются дальнейшим логическим развитием идей FinFET. Но об этом как-нибудь позже.
Три нанометра от TSMC
Для проектирования микропроцессоров под техпроцесс 3 нм, TSMC предлагает технологию FinFlex, которая должна стать весьма привлекательной для разработчиков. Суть технологии состоит в том, что производитель позволит использовать библиотеки разных стандартных ячеек в рамках одного полупроводникового кристалла.
Стандартная ячейка — это самый простой строительный блок, который выполняет логическую функцию или функцию хранения и состоит из группы транзисторов и межсоединений.
С математической точки зрения одна и та же функция может быть выполнена (с тем же результатом) с использованием стандартной ячейки различной конфигурации. Но с точки зрения технологичности и эксплуатации различные стандартные конфигурации ячеек характеризуются разной производительностью, энергопотреблением и площадью.
В настоящее время разработчики микросхем должны придерживаться одной библиотеки стандартных ячеек либо для всего чипа, либо для всего блока в дизайне SoC (системы на кристалле, состоящей из отдельных блоков).
Процессорные ядра могут быть реализованы с использованием стандартных ячеек с конфигурацией гребней каналов транзисторов конфигурации «3-2» (три гребня, два затвора) для ускорения их работы или «2-1» (два гребня один затвор) для снижения энергопотребления и занимаемой площади. Но такой жёсткий однозначный выбор не идеален для всех случаев, особенно когда речь идет о технологии 3 нм, которые будут дороже в использовании, чем существующие технологии.
Набор доступных вариантов FinFlex включает стандартные блоки со следующей конфигурацией гребней каналов: «3-2», «2-2» и «2-1». Первый тип стандартных блоков, как уже упоминалось выше, хорош для высокочастотных и высокопроизводительных применений, второй — для баланса между производительностью и энергоэффективностью, а третий — для энергоэффективных чипов с высокой плотностью.
Разные конфигурации блоков транзисторов можно будет сочетать в рамках одного чипа, что позволит делать гибридные решения, в которых соседствуют производительные и энергоэффективные составные части. Технология FinFlex будет доступна для всего семейства техпроцессов N3.
В семейство N3 (3 нм) в общей сложности войдёт пять техпроцессов разной специализации, перечисленных ниже.
N3 (базовый)
Массовое производство чипов по базовому техпроцессу N3 начнётся во второй половине этого года, а поставки готовых 3-нм чипов тайваньский производитель будет готов обеспечить в начале 2023 года.
Технология N3 по сравнению с N5 (5 нм) по заверению разработчика позволит увеличить частоты на 10–15% при сохранении постоянного энергопотребления или понизить энергопотребление кристаллов на 25–30% при постоянной частоте. Также со слов разработчика новые нормы дадут возможность увеличить плотность размещения транзисторов на кристалле примерно в 1,7 раза.
N3E (экономный)
Технологический процесс N3E будет представлять собой чуть менее тонкую и более дешёвую версию технологии N3 (вероятно, и с меньшим количеством слоёв) с увеличенным выходом годных кристаллов. При этом плотность транзисторов на кристалле по сравнению с N3 будет снижена примерно на 10%.
Тем не менее, в целевых показателях техпроцесса N3E значится улучшение частотных и энергетических характеристик по сравнению с N3 на 3–4 %.
Опытное производство чипов по технологии N3E запустится в третьем квартале 2022-го, а массовое производство — в середине 2023-го года. Таким образом готове N3E-изделия можно ожидать только в конце 2023 года.
N3P (мощный)
Техпроцесс N3P ориентируется на высокопроизводительные чипы, опытное производство которых ожидается в 2024 году.
N3S (экономичный)
Техпроцесс N3S рассчитан на энергоэффективные чипы с повышенной плотностью транзисторов, опытное производство которых ожидается также в 2024 году.
N3X (экстремальный)
Ещё один техпроцесс, N3X, появится в числе предложений TSMC ближе к 2025 году, когда компания начнёт осваивать следующую ступень полупроводниковых норм. Предназначение этой технологии — производство высокопроизводительных процессоров, для которых важно использование высоких рабочих токов и длительная работа на повышенных тактовых частотах.
Заключение
Вот по такому же принципу и в рамках старого техпроцесса 90 нм существуют разные решения, нацеленные либо на высокопроизводительность, либо на экономичность. Причём, они могут не ограничиваться исключительно библиотеками элементов, а распространяться и на оборудование и на технологию производства.
Вот и производственная линия 90 нм на Микроне рассчитана именно на экономичные микроконтроллеры, а не на высокопроизводительные микропроцессоры. Отсюда и сниженная частота микропроцессора Эльбрус-2СМ.
На сегодня всё. Ставьте нравлики, подписывайтесь на канал и пишите свои отзывы и дополнения в комментариях. Удачи!
