Не так давно, в самом начале сентября, в своей статье «Российский процессор Эльбрус, VLIW + RISC-V?» я высказал мысль, что с предложением сделать процессор на архитектуре набора команд RISC-V скорее должна была выступить МЦСТ (ведь у неё уже есть опыт разработки RISC-процессора архитектуры SPARC), а не Yadro, которое вышло с этой инициативой в июле 2021-го года (предварительно в ноябре 2019-го года выкупив 51-процентную долю в российской компании Syntacore — питерском разработчике микропроцессорных RISC-V-ядер).
Я даже высказал предположение, что такие планы в МЦСТ вполне могут рассматриваться. И не ошибся.
Сегодня, 6 октября, на российском форуме Микроэлектроника-2021 после выступления представителя МЦСТ Юрлина Сергея Владимировича с докладом «Разработка модулей на базе Эльбрус», из зала был задан интересный вопрос, произошёл вот такой диалог:
Михаил Крапков, комания Сименс:
—Будете ли вы использовать RISC-V в каких-то дальнейших разработках, или останетесь только на своей собственной архитектуре?
Юрлин Сергей Владимирович:
—Мы рассматриваем такой сценарий.
Михаил Крапков:
—А это будет коллаборация с какими-то компаниями?
Юрлин Сергей Владимирович:
—Опять же, мы рассматриваем такой сценарий и прорабатываем этот вопрос, с кем конкретно работать.
То есть, МЦСТ таки собирается делать свой RISC-V процессор, но не в одиночку, а с привлечением специализирующихся на этой архитектуре компаний.
Что же, довольно разумное решение, учитывая то, что Эльбрус не удаётся эффективно натянуть на глобус универсальных процессоров, не говоря уж о мобильных решениях, в то время, как RISC-V становится очень популярной в мире архитектурой набора команд, что сулит универсальность ПО и более лёгкий выход на международный уровень, где он может соревноваться с другими разработчиками процессоров этой архитектуры набора команд, предлагая более эффективную реализацию микроархитектуры этого процессора.
То есть, используя этот универсальный, стандартизированный набор команд, можно бороться за лучшую микроархитектуру, реализующую этот набор в «железе» процессора.
Как скоро после этого решения уйдёт в небытие линейка процессоров SPARC (R500, R1000, R2000) пока неизвестно. Учитывая, что обе линейки являются вариантами RISC-архитектур, разработчики SPARC могли бы плавно переехать на разработку RISC-V, чтобы не отвлекать разработчиков Эльбруса от развития своего основного процессора.
Несмотря на то, что по словам представителя МЦСТ Бычкова Игната Николаевича, тоже выступавшего сегодня на форуме, они хотели бы уже отказаться от линейки SPARC, они вынуждены её сопровождать, потому что существующие пользователи этого требуют.
В общем, жизнь становится всё интереснее и интереснее :-)
На этом пока всё. Ставьте лайки, пишите свои мнения в комментариях и подписывайтесь на мой канал! Удачи!
