Основываясь на этой информации, мы показываем, что наноустройства памяти можно использовать в нетрадиционном режиме программирования, где они обладают низкой энергией программирования (менее пяти пикоДжоулей на бит) и выдающейся выносливостью (миллиарды циклов).
В данной работе добавлены дополнительные измерения OxRAM с более короткими импульсами программирования, анализ влияния битовых ошибок на большее количество наборов данных (анализ данных ImageNet и ЭКГ), а также детальное сравнение и бенчмаркинг нашего подхода с процессорами, не бинаризованными нейронными сетями ASIC и аналоговыми нейронными сетями на основе RRAM.
2. Материалы и методы
2.1. Массив дифференциальной памяти для вычислений в памяти
В этой работе мы создали массив памяти для вычислений в памяти с соответствующими периферийными и чувствительными цепями. Ячейка памяти основана на оксиде гафния (HfO2) на основе оксида, резистивной памяти случайного доступа (OxRAM). Стек устройства состоит из слоя HfO2 и слоя титана. Оба слоя имеют толщину 10 нанометров и растут между двумя электродами из нитрида титана (TiN). Приборы встраиваются в состав задней линии коммерческого 130-нм КМОП-логического процесса, что обеспечивает тесную интеграцию логики и энергонезависимой памяти. Устройства интегрированы поверх четвертого (медного) металлического слоя.
Мы выбрали OxRAM на основе оксида гафния, поскольку, как известно, они обеспечивают энергонезависимую память, совместимую с современным КМОП-процессом, и включают в себя только удобные для литейного производства материалы и этапы технологического процесса.
После однократного формования, такие устройства могут переключаться между состояниями низкого и высокого сопротивления (LRS и HRS) путем применения положительных или отрицательных электрических импульсов соответственно. Наша работа может быть воспроизведена с помощью других типов воспоминаний. NOR флэш-ячейки, которые легко доступны в коммерческих процессах, могут быть использованы, и их потенциал для нейроморфных умозаключений был доказан Merrikh-Bayat и др.
Однако они страдают от высоких напряжений программирования (более десяти вольт), требующих зарядных насосов, имеют ограниченную выносливость и не масштабируются на самые современные технологические узлы.
Возникающие воспоминания, такие как память о фазовых изменениях или магниторезистивная память с вращающим моментом, также могут быть использованы при принятии стратегий, представленных в данном документе. Эти технологии не требуют процесса формовки и могут обеспечить повышенную надежность по отношению к OxRAM, но имеют повышенную стоимость процесса.
Традиционно OxRAM организованы в структуру "один транзистор - один транзистор" (1T1R), где каждое наноустройство связано с одним транзистором доступа. LRS и HRS используются для обозначения нуля и одного логического значения или обратного. Затем операция считывания достигается путем сравнения электрического сопротивления наноустройства с промежуточным опорным значением между типичными значениями сопротивлений в HRS и LRS. К сожалению, из-за изменчивости прибора, OxRAM подвержены битовым ошибкам: значение HRS может быть ниже опорного сопротивления, а значение LRS может быть выше опорного сопротивления. Вариабельность прибора включает в себя как несоответствие между прибором и устройством, так и тот факт, что в пределах одного и того же прибора точное значение сопротивления HRS и LRS изменяется при каждом цикле программирования.
Для ограничения количества битовых ошибок в данной работе был создан массив памяти со структурой "Два транзистора-Два резистора" (2T2R), в котором каждый бит информации хранится в паре структур 1T1R.
Информация хранится дифференциально: пара LRS/HRS означает логическое значение ноль, а пара HRS/LRS - логическое значение один. В этой ситуации считывание информации осуществляется путем сравнения значений сопротивления двух устройств. Поэтому мы ожидаем, что битовые ошибки будут встречаться реже, так как битовая ошибка возникает только в том случае, если устройство, запрограммированное на LRS, является более резистивным, чем его дополнительное устройство, запрограммированное на HRS.
Эта концепция массивов памяти 2T2R уже была предложена, но ее преимущества с точки зрения частоты возникновения битовых ошибок никогда не были продемонстрированы до этой работы.