Компания Everspin выпустила руководство по проектированию ST-DDR4 для контроллеров памяти Xilinx FPGA. Руководство облегчит разработчикам процедуру реализации решений на основе энергонезависимой магниторезистивной памяти нового поколения ST-MRAM объёмом 1 Гбит с интерфейсом ST-DDR4.
Руководство по проектированию ST-DDR4 структурировано по следующим секциям:
- тайминги: снижение рабочей частоты, увеличение тайминга доступа к строке, увеличение ширины счётчика и уменьшение размера CAS-страницы
- включение питания: калибровка с включенным режимом «anti-scribble»
- отключение питания: скремблирование или перенос всех соответствующих данных в массив постоянной памяти
- производительность: увеличение глубины конвейера с приростом эффективности процесса перемещения данных
- скрипты: предоставление моделей Verilog и другой подробной технической информации
Устройства ST-MRAM позволяют повысить надёжность и производительность систем в центрах обработки данных, для которых высокопроизводительное сохранение данных имеет решающее значение. Это достигается за счёт защиты от потери мощности без использования супер конденсаторов или батарей.
Микросхема ST-MRAM на 1 Гбит обеспечивает эффективное управление потоками ввода/вывода, создавая более высокий уровень детерминированности задержки, благодаря чему производители систем хранения данных могут улучшить качество обслуживания своих продуктов.
Аналогичные преимущества применения микросхемы ST-MRAM на 1 Гбит могут быть достигнуты при использовании её в качестве постоянного буфера записи данных в ускорителях хранения, матричных ускорителях и вычислительных хранилищах.
Компания Everspin и дальше планирует развивать партнёрство с Xilinx по взаимной совместимости продукции.
Руководство доступно по ссылке.
Компания Everspin разрабатывает и производит микросхемы энергонезависимой магниторезистивной памяти MRAM с полевым переключением (Troggle MRAM) и на основе переноса спиновых состояний (ST-spin torque MRAM).
