1663 читали · 4 года назад
Verilog. Разбираемся с триггерами
Видео в конце... Базовый элемент памяти Базовым элементом памяти является триггер. Устройство, предназначенное для хранения одного бита информации. Для более полного понимания вопроса рекомендуется посмотреть статью про элементы памяти. Если без подробностей, то у базового элемента памяти три рабочих режима. Хранение, установка и сброс. Возможность запоминания бита информации приходит при дополнении этой схемы несколькими элементами. D-триггер это такая же ячейка памяти, но с дополнительной логикой...
829 читали · 6 лет назад
Электроника в пять шагов. RS-триггер синхронизируемый по уровню.
В одной из прошлых статей мы рассмотрели асинхронный RS-триггер, Немного вернемся к бистабильной ячейке Обратите внимание, что есть диаграмма, и что входы являются инверсными.Как в самой схеме, так и на диаграмме. Обратите внимание на верхний рисунок, это обычная БЯ (бистабильная ячейка) на элементах И-НЕ. И соответственно для неё таблица. Что мы сделали - добавили инверсию до входа, получаем до инверсии сигнал S и R и таблица, соответственно также уже имеет новые обозначения.Что делаем дальше, добавляем перед входами элементы И, где один вход будет 1, а другой S или R...