В части 1 и части 2 мы обсудили основы использования Verilator и написания тестовых стендов на C++ для модулей Verilog/SystemVerilog, а также некоторые основные задачи проверки: обработка входных данных, наблюдение за выходными данными, генерация случайных стимулов и непрерывная проверка, подобная утверждениям. В части 3 мы построили и исследовали испытательный стенд в традиционном стиле, написанный на C++.В этом руководстве мы рассмотрим более современные методы проверки, в частности, транзакционные тестовые стенды в стиле UVM...

Мечтаете о доме, который сам регулирует температуру, включает свет, следит за безопасностью и даже поливает цветы? Умный дом – это не фантастика, а реальность, доступная каждому. Существует множество систем умного дома, но сегодня мы поговорим о проводных системах, в частности, о популярном бренде HDL...