Добавить в корзинуПозвонить
Найти в Дзене

Разработка цифрового DDS-генератора тактовой частоты 1,7734 МГц для звукового сопроцессора AY-3-8910 на элементах ТТЛ.

Всех приветствую! При проектировании современных реплик восьмибитных компьютеров (например, ZX Spectrum) или автономных аппаратных плееров музыкальных файлов форматов .pt3/.vtx ключевой задачей является тактирование звукового чипа AY-3-8910 (или его аналога YM2149F). Выходная частота звуковых каналов микросхемы жестко привязана к основной тактовой частоте встроенными делителями: Где N — 12-битное число коэффициента деления ноты. Любое отклонение Fclk от исторического стандарта 1,7734375 МГц приводит к нарушению музыкального строя (детонации и фальшивому звучанию интервалов). В рамках данной разработки рассматривается инженерное решение по синтезу стабильной частоты 1,7734 МГц из системной частоты 10 МГц на базе жесткой ТТЛ-логики. Схема оптимизирована для стопроцентной повторяемости в кремнии и стабильного моделирования в САПР Proteus, где классические аналоговые схемы ФАПЧ (PLL) на базе ГУН демонстрируют неустойчивость симуляции моделей. Использование метода дробного деления (с выкусы
Оглавление

Всех приветствую!

При проектировании современных реплик восьмибитных компьютеров (например, ZX Spectrum) или автономных аппаратных плееров музыкальных файлов форматов .pt3/.vtx ключевой задачей является тактирование звукового чипа AY-3-8910 (или его аналога YM2149F).

Выходная частота звуковых каналов микросхемы жестко привязана к основной тактовой частоте встроенными делителями:

Где N — 12-битное число коэффициента деления ноты. Любое отклонение Fclk от исторического стандарта 1,7734375 МГц приводит к нарушению музыкального строя (детонации и фальшивому звучанию интервалов).

В рамках данной разработки рассматривается инженерное решение по синтезу стабильной частоты 1,7734 МГц из системной частоты 10 МГц на базе жесткой ТТЛ-логики. Схема оптимизирована для стопроцентной повторяемости в кремнии и стабильного моделирования в САПР Proteus, где классические аналоговые схемы ФАПЧ (PLL) на базе ГУН демонстрируют неустойчивость симуляции моделей.

1. Теоретическое обоснование и математический расчет

Использование метода дробного деления (с выкусыванием импульсов) недопустимо из-за высокого уровня фазового джиттера, искажающего работу внутренних делителей AY-3-8910. В качестве альтернативы выбран метод прямого цифрового синтеза (DDS), реализуемый на базе полностью цифрового устройства — аккумулятора фазы.

Для обеспечения высокой точности шага перестройки частоты выбрана разрядность аккумулятора R = 12 бит. Это обеспечивает емкость сетки дискретизации в 2¹² = 4096 состояний.

Основное математическое уравнение DDS-синтезатора связывает тактовую частоту Fin, разрядность R и управляющий двоичный код частоты M:

-2

Подставим исходные данные Fin = 10 МГц, Fout = 1,7734375 МГц для нахождения кода M:

-3

Выразим M:

-4

Округляем значение управляющего слова до ближайшего целого числа: M = 726.

Расчет абсолютной и относительной погрешности:

Рассчитаем фактическую частоту на выходе устройства при фиксации M = 726:

-5

Абсолютное отклонение от эталона составляет:

-6

Определим относительную погрешность синтеза:

-7

Относительная погрешность в 0,055% лежит глубоко за границами чувствительности человеческого уха к детонации звука (предел различения высоты тона составляет около 0,1% - 0,2%). Таким образом, математический расчет подтверждает применимость 12-битной архитектуры.

Переведем расчетное управляющее число M = 726 в 12-разрядный двоичный код:

-8

2. Схемотехническая реализация аккумулятора фазы

Для построения схемы на элементах стандартной ТТЛ-логики (серии К155, К555, К1533 или импортных аналогах 74/74LS/74ALS) структура 12-битного аккумулятора фазы разбивается на три параллельные 4-разрядные тетрады.

Спецификация компонентов:

  • U1, U2, U5: К155ИМ3 (7483) — 4-разрядные полные двоичные сумматоры с ускоренным переносом.
  • U3, U4, U6: К155ТМ8 (74175) — 4-разрядные D-регистры с общим тактом и сбросом.

Схема генератора выглядит следующим образом и была смоделирована в Proteus на базе частоты 10 МГц.

-9

Разработанное устройство прямого цифрового синтеза частоты на базе ТТЛ-сумматоров К155ИМ3 полностью решает проблему нестабильности аналоговых PLL-компонентов в вычислительной среде САПР. Проведенные математические расчеты доказывают минимальную погрешность частоты (0,055%), что гарантирует идеальное соответствие музыкального строя звукового чипа AY-3-8910 оригинальным ретро-платформам. Аппаратная структура устройства готова к физической реализации на печатной плате с использованием современных быстродействующих ТТЛ-серий (например, 74ALS или 74HC).

До новых встреч!