С развитием техпроцессов разговоры о быстродействии и энергоэффективности транзисторов стали привычными. Но реальная производительность современных чипов всё чаще ограничивается не транзисторами, а проводниками — интерконнектами. Меньшие размеры, плотная упаковка и растущие площади кристаллов делают сопротивление и ёмкость проводов ключевыми факторами задержек, потерь и проблем с питанием.
Почему провода становятся главным ограничителем быстродействия чипов
Закон Ома и физика параллельных линий не обманывают: сопротивление растет с длиной и обратно пропорционально поперечному сечению провода. При уменьшении размеров металлов (особенно в нижних слоях M0-M2) их поперечная площадь падает, а плотность токов и токовые пути усложняются. Это повышает сопротивление, увеличивает межпроводную ёмкость (coupling) и в сумме даёт более высокое RC, то есть большую задержку.
7 нм и ниже: почему вклад интерконнектов в задержку достигает 80%
На узлах 7 нм и ниже вклад межсоединений в суммарную задержку может достигать 60-80%. Это означает, что даже самые быстрые транзисторы не дадут выигрыша, если провода не успевают передавать сигнал. Инженерам приходится смотреть дальше уровня логики: задержки проводов, IR-drop, плотность маршрутов и конгестия становятся частью задач на ранних этапах.
Традиционный подход "оптимизируем только гейты" больше не работает — нужно "смещать влево" анализ маршрутов и питательной сети. Ошибочная или поздняя оценка межсоединений приводит к тяжёлым переработкам на этапе физического проектирования.
RC-задержка и ёмкость связи: как физика проводов убивает производительность
Ключевая проблема интерконнектов — это RC-задержка. Сопротивление (R) и ёмкость (C) провода создают паразитный RC-фильтр нижних частот. Чем тоньше и длиннее провод, тем выше его сопротивление. Чем плотнее провода уложены друг к другу, тем выше межпроводная ёмкость. В сумме это даёт рост задержки распространения сигнала и увеличение энергопотребления.
Floorplanning и backside power delivery: методы борьбы с проблемами межсоединений
Планирование площадки (floorplanning): критично раннее и более точное моделирование глобального маршрута и оценки RC. Инструменты floorplanning должны предоставлять прогнозы длины проводов, R/C и затрат по мощности ещё до детального маршрута.
Разделение сигналов и питания (backside power delivery): использование подачи питания с обратной стороны кристалла освобождает верхние слои металла, снижая IR-drop и давая дополнительные треки для глобальной маршрутизации. Однако это влечёт за собой новые тепловые задачи и влияние на сходимость сигнал/питание.
NoC и топологические решения: как уменьшить длину глобальных шин
Архитектурные приёмы NoC (Network-on-Chip): интеллектуальное разделение проводов, виртуальные каналы и QoS помогают более эффективно использовать доступную полосу, снижая необходимую плотность физической разводки.
Топологические решения: уменьшение длины глобальных шин через оптимизацию расположения IP-блоков, использование 3D-стэкинга (чип на чип или TSV) может дать выигрыш в среднем ~0.7× по длине, но это частичный и не вечный выход.
Умные power-grid стратегии: применение более широких шин, непрерывных полос (continuous-stripe) там, где важно низкое сопротивление, и "staple" там, где нужны треки для сигналов — баланс нужен на каждом уровне BEOL (Back-End-Of-Line).
Новые материалы для интерконнектов: кобальт, рутений, графен против меди
Медь остаётся эталоном, но при уменьшении размеров её преимущества нивелируются. Рассматривают заменители: кобальт, рутений, графен и другие — каждый из них обещает снижение удельного сопротивления (ρ), но вводит сложности интеграции, надежности и совместимости с существующими процессами. Масштабная замена материалов — долгий путь, поэтому важна комбинация технологий и архитектурных решений.
Инструменты и организационные меры: ранний анализ маршрутов и PDN
Требуется тесная кооперация между дизайнерами, EDA-вендорами и технологами. Необходимо:
- раннее подключение глобального маршрута и оценки PDN (питательной сети) в flow проектирования;
- интегрированные метрики (средняя длина провода, среднее R/C, тепловые карманы);
- автоматизация вставки виртуальных каналов и оптимизации трассировки;
- симуляции с учётом упаковки и PCB/PDN, поскольку и наружные трассы всё чаще становятся ограничением.
Как преодолеть межсоединительный барьер: выводы для проектировщиков
Пока транзисторы становятся быстрее, провода становятся главным ограничителем. Нет единой «волшебной палочки»: сочетание продвинутого floorplanning, новых методов распределения питания, архитектур NoC и, постепенно, новых материалов — путь вперед. Индустрии придётся работать совместно: проектировщики, инструменты и фабрики должны синхронизировать действия, чтобы преодолеть межсоединительный барьер и не потерять выигрыш, получаемый на уровне устройств.