В предыдущей серии...
На фоне x86 ARM и RISC-V часто выглядят «чистыми» архитектурами. Это не совсем так — легаси есть и там. Разница в том, где оно живёт и насколько обязательно.
ARM изначально рос как архитектура для встраиваемых систем. Старт CPU там проще: нет обязательного real mode и исторической цепочки переходов. Процессор выходит из reset в предсказуемом состоянии, а дальнейшее поведение определяется прошивкой и дизайном SoC. Да, у ARM накопилось своё прошлое — Thumb, ARMv7, big.LITTLE, аппаратные quirks, — но это легаси платформ и реализаций, а не жёсткий архитектурный контракт.
RISC-V изначально пошёл ещё дальше. Базовая ISA минимальна, всё остальное вынесено в расширения. Нет обязательных режимов ради совместимости с прошлым, нет скрытых предпосылок загрузки. Если что-то устарело, его можно просто не реализовывать в новых ядрах.
Собственное легаси у RISC-V уже появляется — ранние расширения, несовместимые профили, различия между вендорами. Но принципиально это эволюционное легаси, которое можно пересобрать и стандартизировать, а не фундамент, от которого нельзя отказаться.
В итоге разница проста. В x86 совместимость встроена в сам процессор. В ARM и RISC-V она вынесена на уровень платформы и софта. Это даёт больше свободы для изменений — ценой фрагментации, но без архитектурных кандалов прошлого.