На конференции IEDM 2025 компания SK hynix представила новую архитектуру для 5-битной PLC (Penta-Level Cell) NAND-памяти. Ключевая проблема классического PLC, где каждая ячейка должна различать 32 уровня заряда, — это чрезвычайная сложность контроллеров, что до сих пор делало технологию непрактичной. Решение SK hynix заключается в физическом разделении одной ячейки на две идентичные, работающие в паре половинки, каждая из которых удерживает всего по 6 уровней заряда. Производители уже освоили выпуск четырёхбитной (QLC) памяти, хранящей 4 бита (16 состояний) в ячейке. Следующий шаг — PLC с 5 битами (32 состояния) — теоретически обещает увеличение плотности данных на 25% без увеличения площади кристалла. Однако сложность надёжного различения 32 уровней заряда до сих пор была непреодолимым барьером. Подход SK hynix предлагает обойти это ограничение. Предложенная архитектура, названная Multi-Site Cell, является тем самым обходным манёвром. Вместо работы с одной сложной ячейкой она разделяе
SK hynix сообщила о разработке технологии, которая позволяет создать работоспособную 5-битную PLC (Penta-Level Cell) NAND-память
16 января16 янв
9
1 мин