Консорциум CXL выпустил спецификацию CXL 4.0. Это новое поколение стандарта для высокоскоростного соединения между процессором (CPU) и различными устройствами (ускорителями, памятью). Технология облегчает масштабирование систем искусственного интеллекта и облачных решений, а также делает серверные архитектуры более гибкими.
Основное обновление связано с переходом на PCIe 7.0 и увеличением скорости передачи данных до 128 ГТ/с, что в два раза больше по сравнению с CXL 3.x. Задержки остались на прежнем уровне, а формат FLIT по-прежнему составляет 256 байт. Появилась поддержка до четырёх ретаймеров (небольших микросхем, восстанавливающих сигнал на длинных линиях) и новая конфигурация x2, которая позволяет создавать более протяжённые и сложные топологии без ухудшения качества сигнала.
Ещё одним нововведением стала технология Bundled Ports, которая позволяет объединять несколько физических портов в одно логическое соединение. При этом система видит одно устройство, но пропускная способность увеличивается.
Кроме того, улучшено управление памятью. Добавлены более подробные отчёты об исправленных ошибках, расширены возможности резервирования и введён механизм восстановления после сбоев при загрузке. CXL 4.0 сохраняет совместимость со всеми предыдущими версиями стандарта.
