Чем сложнее микросхема, тем сложнее найти в ней ошибку. Массовое производство требует гарантий, что каждая микросхема из миллионов будет работать идеально. Обычными методами это проверить невозможно – слишком долго, дорого и неэффективно.
В чем решение? Ответ – проектирование с учетом тестирования (Design For Testability или DFT). Встраивание в микросхему специальных тестовых структур позволяет быстро проверять качество микросхем и снижает их стоимость для конечного потребителя.
DFT – это не просто этап разработки, это философия проектирования. В рамках обучения каждый студент сможет:
- понять роль испытаний и производственного тестирования при разработке продуктов на основе полупроводников;
- познакомиться с маршрутом проектирования от спецификации до готовой микросхемы;
- погрузиться в работу с логическими моделями RTL для обеспечения их тестопригодности;
- научиться интегрировать простейшие DFT структуры в микросхему;
- изучить как проводить логический синтез проекта цифровой СБИС интегрированными DFT структурами;
- научиться генерировать тестовые вектора для проверки схемы на производстве, а также моделировать их в симуляторе;
- получить опыт анализа тестового покрытия и оценки эффективности DFT-структур проекта.
Авторы и ведущие курса – эксперты компании YADRO. Основой программы курса «Испытания и тестовые структуры систем-на-кристалле» является многолетний практический опыт инженеров ведущей российской технологической компании, которым они готовы поделиться со слушателями
программы.
Курс полезен всем, кто планирует строить карьеру в области разработки и производства СнК, особенно для направлений DFT-разработки, логического дизайна и физического дизайна.
Чем еще полезен курс?
По окончании курса выдается соответствующий сертификат от компании YADRO и удостоверение о повышении квалификации от МИЭТа. Лучшие студенты по результатам курса будут приглашены на стажировку в YADRO по направлению DFT-разработки.
Требования к участникам
- Студенты 3-курса и старше, обучающиеся по техническим направлениям (электроника, информатика), в том числе студенты магистратуры;
- Владение английским языком на уровне чтения технической документации.
Дополнительно приветствуется:
- Знание основ цифровой схемотехники;
- Понимание основ маршрута разработки СнК (RTL, логический и физический синтез);
- Базовые знания Verilog / System Verilog;
- Умение работать с Linux, знание языков shell (bash, cshell, etc.);
- Знакомство с отладочными интерфейсами JTAG.
Обучение будет проводиться в МИЭТ в вечернее время. Сроки обучения: октябрь 2025 – март 2026.
Узнать больше и задать вопросы можно в чате Телеграм.
Ждем вас в числе слушателей курса!