Добавить в корзинуПозвонить
Найти в Дзене
4pda.to

Инсайдер раскрыл конфигурации графических чипов AMD RDNA 5

В сети появились новые подробности о будущей линейке графических процессоров AMD RDNA 5 / UDNA. Инсайдер Kepler_L2, ранее не раз делившийся точной информацией о чипах AMD и Intel, опубликовал предполагаемые схемы четырёх вариантов GPU. Судя по его данным, топовый кристалл будет включать до 96 вычислительных блоков (CU). Старшая версия с 96 CU (16 шейдерных движков с восемью массивами по шесть CU каждый) получит 512-битную шину памяти с 16 контроллерами по 32 бита и до 128 МБ Infinity Cache. Ниже в линейке идёт конфигурация с 40 вычислительными блоками: восемь шейдерных движков по пять CU, шина памяти на 192 бита и до 48 МБ кеша. Эта версия, по слухам, может быть построена на основе того же топового кристалла за счёт модульности RDNA 5. Более доступные решения будут включать GPU на 24 и 12 CU. В первом случае это четыре шейдерных движка по шесть блоков, а также до восьми контроллеров памяти с вероятной конфигурацией 128-битной шины. Самый младший вариант ограничится двумя массивами по ш
   Инсайдер раскрыл конфигурации графических чипов AMD RDNA 5
Инсайдер раскрыл конфигурации графических чипов AMD RDNA 5

В сети появились новые подробности о будущей линейке графических процессоров AMD RDNA 5 / UDNA. Инсайдер Kepler_L2, ранее не раз делившийся точной информацией о чипах AMD и Intel, опубликовал предполагаемые схемы четырёх вариантов GPU. Судя по его данным, топовый кристалл будет включать до 96 вычислительных блоков (CU).

Старшая версия с 96 CU (16 шейдерных движков с восемью массивами по шесть CU каждый) получит 512-битную шину памяти с 16 контроллерами по 32 бита и до 128 МБ Infinity Cache. Ниже в линейке идёт конфигурация с 40 вычислительными блоками: восемь шейдерных движков по пять CU, шина памяти на 192 бита и до 48 МБ кеша. Эта версия, по слухам, может быть построена на основе того же топового кристалла за счёт модульности RDNA 5.

Более доступные решения будут включать GPU на 24 и 12 CU. В первом случае это четыре шейдерных движка по шесть блоков, а также до восьми контроллеров памяти с вероятной конфигурацией 128-битной шины. Самый младший вариант ограничится двумя массивами по шесть CU и четырьмя контроллерами (64 или 128 бит). Infinity Cache в этих кристаллах может составить от 16 до 32 МБ.

По данным инсайдера, AMD может увеличить локальные кеши на уровне CU, а также реализовать унификацию игровых и серверных GPU в рамках архитектуры UDNA. Интересно, что в RDNA 5 один CU соответствует целому WGP предыдущего поколения RDNA 4, то есть фактически речь идёт об удвоении числа ядер.