Компания AMD представила полностью интерфейсную сетевую карту Pensando Pollara 400 (NIC) RDMA Ethernet со скоростью 400 Гбит/с, предназначенную для поддержки кластерных сетей ИИ.
Рост генеративного ИИ и больших языковых моделей (LLM) выявил критические недостатки в традиционных сетях Ethernet. Эти передовые модели ИИ требуют интенсивных коммуникационных возможностей, включая тесно связанную параллельную обработку, быструю передачу данных и связь с малой задержкой. Традиционный Ethernet, изначально разработанный для вычислений общего назначения, с трудом удовлетворяет этим специализированным потребностям.
И все же Ethernet остается предпочтительным выбором для кластерных сетей ИИ из-за его широкого распространения. Однако растущий разрыв между возможностями Ethernet и требованиями рабочих нагрузок ИИ становится все более очевидным.
AMD заявляет, что ее карта Pensando Pollara 400 специально разработана для оптимизации передачи данных в рамках внутренних сетей ИИ с акцентом на коммуникации между графическими процессорами. По данным AMD, Pollara 400 может обеспечить шестикратный прирост производительности для рабочих нагрузок ИИ по сравнению с традиционными решениями Ethernet.
Pollara 400 разработана для решения коммуникационных шаблонов рабочих нагрузок ИИ, предлагая высокую пропускную способность по всем доступным каналам, уменьшенную задержку, масштабируемую производительность и более быстрое время выполнения заданий.
Например, карта использует интеллектуальное разнонаправленное распределение для динамического распределения пакетов данных по оптимальным маршрутам, предотвращая перегрузку сети. Ее программируемый аппаратный конвейер позволяет настраивать и оптимизировать сетевые процессы, а ее программируемый RDMA расширяет возможности удаленного прямого доступа к памяти. Кроме того, Pollara 400 ускоряет библиотеки связи, обычно используемые в рабочих нагрузках ИИ.
AMD выпускает Pollara 400, несмотря на то, что инициатива Ultra Ethernet отложила выпуск спецификации версии 1.0 с третьего квартала этого года на первый квартал 2025 года.
Новый стандарт направлен на масштабирование технологии Ethernet для соответствия требованиям производительности и функциональности рабочих нагрузок ИИ и HPC. Он разработан, чтобы сохранить как можно больше исходной технологии Ethernet, одновременно внедряя профили, адаптированные к конкретным потребностям искусственного интеллекта и HPC, которые, хотя и связаны, имеют различные требования.
Планируется, что новое устройство от AMD начнет выпускаться в четвертом квартале 2024 года, а станет коммерчески доступно в первой половине 2025 года, примерно в то же время, когда будет выпущена спецификация UEC 1.0.