В Сети появились предполагаемые спецификации будущих APU от компании AMD. Судя по всему, первыми их заметил китайский ресурс HKEPC в Twitter (заблокирован в РФ), оригинальное сообщение вскорости было удалено, но спецификации уже тиражируются рядом зарубежных технических ресурсов, включая VideoCardz. Подлинность информации неизвестна, но некоторые из спецификаций совпадают с теми, что ранее прогнозировали инсайдеры. Не исключено, что это просто компиляция озвученных ранее прогнозов.
Источник изображения: Michael Dziedzic, Unsplash (отредактировано)
Согласно представленной информации, в семейство процессоров AMD Strix Point (STX) для платформы FP8 войдут модели с количеством ядер до 12 и мощностью от 45 до 65 Вт. Общий размер кэша 2-го уровня составляет 12 мегабайт (МБ), а 3-го уровня — 24 МБ. Интегрированная графика на базе архитектуры RDNA3+ (также известна под названием RDNA3.5) будет включать до 8 блоков Work Group Processor (WGP) по два Compute Unit (CU) в каждом — т.е. всего графика предложит до 16 вычислительных блоков CU. Утверждается, что графика будет поддерживать спецификации DisplayPort 2.1 (UHBR10). В процессорах Strix Point будет реализована поддержка 16 линий PCIe Gen4, в частности, для дискретной графики.
В процессорах AMD Strix Point производительность встроенного блока для ускорения искусственного интеллекта на базе архитектуры XDNA2 оценивается величиной 50 триллионов операций в секунду (TOPS), что более чем в три раза превышает производительность блока на базе XDNA в процессорах семейства Hawk Point.
Подборка спецификаций различных процессоров AMD из слухов. Источник: VideoCardz
Что касается Strix Halo (STX Halo), официально компания AMD пока ещё даже не упоминала это семейство процессоров, но намёки на его подготовку периодически появляются в Сети. По слухам, это чиплетные APU для платформы FP11 обладают производительной интегрированной графикой и ориентированы на работу в диапазоне мощности 70…130 Вт. В рассматриваемом документе утверждается, что эти процессоры получат до 16 ядер на базе архитектуры Zen5, до 16 МБ кэш-памяти 2-го уровня, до 32 МБ кэш-памяти 3-го уровня на каждый чиплет CCD. Вероятно, этот APU будет оснащён двумя CCD по 8 ядер Zen5 в каждом.
Интегрированная графика Strix Halo может получить до 20 WGP (40 CU), поддерживать DisplayPort 2.1 вплоть до UHBR20. При этом процессорам приписывается поддержка 256-битной памяти LPDDR5X-8000, а производительность нейронного блока якобы будет достигать 60 TOPS.
AMD планирует выступить с докладом на Computex 2024, возможно, на выставке станут известны официальные подробности обо всех будущих продуктах компании.