Интегральные схемы сыграли очень важную роль во всех сферах жизни и являются краеугольным камнем современного информационного общества.
Проектирование интегральных схем: обычно называемое IC на английском языке, интегральная схема, оно включает в себя создание моделей электронных устройств (таких как транзисторы, резисторы, конденсаторы и т. д.) и линий связи между устройствами. Все устройства и межсоединения должны быть размещены на куске материала полупроводниковой подложки.Эти компоненты размещаются на одной кремниевой подложке с помощью процессов производства полупроводниковых устройств (например, фотолитографии и т. д.) для формирования схемы. Производство интегральных схем — это процесс, при котором спроектированная принципиальная схема создается на подготовленной кремниевой пластине посредством множества сложных процессов, а затем запечатывается и тестируется. Этот процесс требует поддержки ведущих промышленных цепочек, таких как полупроводниковые материалы, оборудование и экологически чистая инженерия.
Основные процессы проектирования и производства интегральных схем
Рождение чипа можно разделить на три звена: проектирование чипа, его производство и упаковку.
1. Конструкция чипа
Заказчик выдвигает требования к проектированию, а инженер-конструктор ИС завершает проектирование логической схемы, преобразует чертеж конструкции в принципиальную схему, проводит тестирование и проверку программного обеспечения, чтобы определить, соответствует ли оно потребностям заказчика, и, наконец, создает принципиальную схему в виде форму фотошаблона для использования на следующем этапе изготовления.
2. Производство чипов
Производство ИС разделено на два основных звена: производство пластин и обработка пластин.
Пластина является основой для производства различных компьютерных чипов. Мы можем думать о производстве чипов как о строительстве дома из кубиков Lego, которые укладываются слой за слоем, чтобы получить желаемую форму (то есть различные чипы). Чтобы построить идеальный, устойчивый дом, нам нужен хороший фундамент, который является устойчивым основанием. Для производства чипов этой подложкой является «пластина».
Производство пластин — это процесс изготовления пластин монокристаллического кремния с использованием диоксида кремния в качестве сырья. Процесс производства пластин монокристаллического кремния включает в себя: вытягивание кристаллов, прокатку, резку проволоки, снятие фасок, шлифование, травление, термообработку, полировку кромок, переднюю полировку, очистку, обнаружение, эпитаксию. и т. д. Этапы, среди которых вытяжка кристаллов, шлифовка и полировка, являются ключом к обеспечению качества полупроводниковых кремниевых пластин.
Обработка пластин: относится к процессу изготовления логических схем на пластинах. Такие операции, как диффузия, осаждение, фотолитография, травление, ионная имплантация, полировка и металлизация выполняются на кремниевых пластинах. Все они выполняются на заводе по очистке пластин.
3. Упаковка и тестирование микросхем.
Процесс утончения, резки, исправления, склеивания проводов, упаковки и тестирования пластин. Последним процессом производства полупроводников является тестирование.Процесс тестирования можно разделить на предварительное тестирование и окончательное тестирование.Его основная цель - не только убедиться в отсутствии дефектов в запрошенной клиентами продукции, но и классифицировать микросхемы в соответствии со спецификациями. Готовый продукт, прошедший окончательные испытания, будет маркирован с указанием технических характеристик и упакован перед доставкой заказчику. Продукты, не прошедшие проверку, будут понижены до уровня или выброшены.
1. Внешний дизайн
1. Разработка функционального алгоритма
Выполнение моделирования данных и разработка алгоритмов функций чипа. Обычно для разработки программирования используются matlab, c, system verilog.
2. Реализация RTL
Разделите функции каждого модуля SOC и установите сигнальные связи между каждым модулем. Используйте язык описания оборудования VHDL или verilog для написания и реализации каждого модуля. В основном используется verilog.
3. Проверка функции
Постройте модель проверки. Напишите тестовые примеры для функционального тестирования. Обычно это делается с использованием verilog или системного языка verilog.
4. Комплексный
Скомпилируйте код RTL в файл списка соединений, связанный с библиотекой процессов. Обычно используется инструмент DesignCompiler. Настройте библиотеку процессов, ограничьте путь и время в цепи RTL, сопоставьте записываемый нами RTL с конкретной схемой и обработайте ее один к одному. Основная задача — написание сценариев.
5. Статический временной анализ
Статический временной анализ должен не только проверять максимальную задержку схемы уровня затвора, чтобы гарантировать, что схема может соответствовать требованиям ко времени установки на заданной частоте, но также проверять минимальную задержку схемы уровня затвора, чтобы удовлетворить требованиям времени удержания. . Разработка чипа может быть по-настоящему завершена только после прохождения статического временного анализа.Даже результаты каждого этапа проектирования после логического синтеза должны соответствовать или частично соответствовать требованиям синхронизации.
2. Дизайн серверной части
6. размещение
Размещение по-китайски называется расстановкой, так же, как расстановка войск в бою. Вам необходимо учитывать связи и временные отношения между различными подсистемами или модулями, а также учитывать расположение PAD. Необходимо завершить позиционирование и узаконить стандартные единицы, синтез высокоразветвленной сети (кроме дерева часов), оптимизацию тайминга, энергопотребления, перегруженности, площади и т.д. Хорошее размещение имеет решающее значение для последующего дерева часов и времени.
7.дерево часов
Синтез дерева тактовых импульсов всегда был трудностью и болевой точкой для многих инженеров серверной части цифровых микросхем. Текущее дерево часов в основном имеет тип H. Существует два основных показателя дерева часов: задержка и перекос.Задержка относится к размеру задержки от корня дерева часов до листа.
8. маршрут
Маршрутизация по-китайски называется намоткой, которая заключается в соединении подсистем размещения и различной CMOS-логики посредством металлических проводов.
9. Проверка моделирования после синхронизации
Его также называют пост-моделированием, которое соответствует предыдущей работе по проверке. Пост-симуляция должна выполняться после процесса размещения и маршрутизации.Она в основном фокусируется на списке соединений после размещения и маршрутизации, добавляя временной анализ для моделирования и проверки правильности функции. Пост-симуляция в основном проверяет правильность синхронизации. Гарантировать, что время создания нетлиста после апреля соответствует требованиям. Этот этап проверки важен, поскольку он ближе к реальной реальности.
10. выйти из строя
После компоновки, маршрутизации и анализа файла GDSII, соответствующего временным требованиям, отправьте его на литейный завод для производства. В настоящее время к основным литейным заводам на рынке относятся TSMC, UMC, Global Foundary и др.
Процесс проектирования аналоговых интегральных схем
1. Определение спецификации системы
На этом этапе системные инженеры должны не только определить функции каждого из них, но и предложить требования к диапазону параметров производительности, таких как время, потребляемая мощность, площадь и соотношение сигнал/шум. На основе требований к проектированию формулируются показатели схемотехнического проектирования.
2. Схемотехника
В соответствии с требованиями к проектированию разработчик должен сначала выбрать подходящую библиотеку процессов, а затем разумно структурировать систему.Для проектирования аналоговых микросхем код Verilog не может использоваться во время проектирования, поэтому все аналоговые схемы по-прежнему в основном проектируются вручную.Необходимо сделать .
3. Моделирование схемы
Этот шаг аналогичен функциональной проверке в проектировании цифровых микросхем.После того, как принципиальная схема нарисована, вам всегда необходимо проверить правильность рисунка.Используйте программное обеспечение для запуска моделирования, чтобы увидеть, соответствует ли диаграмма формы сигнала проекту.
4. Реализация макета
Работа по аналоговой компоновке заключается в превращении принципиальных схем в конкретные чертежи изготовления масок. В процессе проектирования необходимо учитывать влияние правил проектирования, согласования, шума, перекрестных помех, паразитных эффектов и т. д. на производительность и технологичность схемы.
5. Физическая проверка
Любая конструкция должна быть проверена на правильность, и компоновка не является исключением, которая в основном включает проверку правил проектирования (DRC), проверку сравнения компоновки схемы (LVS), извлечение схемы компоновки (NE), проверку электрических правил (ERC) и паразитных извлечение параметров (PEX). ).
6. Моделирование после извлечения параметров
На основе извлеченных паразитных параметров используйте программное обеспечение, чтобы проверить, можно ли достичь желаемых функций и производительности. Для высокопроизводительного проектирования этот процесс необходимо повторять много раз, пока пост-симуляция не будет соответствовать требованиям проектирования системы.
7. Экспорт данных с ленты.
Создайте файл GDS и отправьте его производителю чипа, чтобы начать производство чипа.