Атрибуты продукта
Описание: DSP56004FJ50 — процессор цифровых сигналов (DSP) от Motorola. Он используется в различных приложениях, включая аудио, видео, телекоммуникации и беспроводную связь. Особенности: Путь передачи данных 40 бит Многопроцессорная архитектура Частота ядра до 50 МГц Диапазон рабочего напряжения 2,7–3,3 В Встроенная память 256 Кбайт Максимальная тактовая частота 250 МГц Встроенная флэш-память 64 КБ Программируемые контакты ввода-вывода Применение: Беспроводные мобильные системы Обработка видео и изображений Автомобильные и промышленные системы управления Автоматизированные испытательные системы Распознавание и синтез голоса Системы цифровой радиосвязи Сетевые системы (только для справки)
Motorola разработала семейство высокопроизводительных программируемых цифровых сигнальных процессоров (DSP) SymphonyTM для поддержки различных приложений цифрового аудио, включая обработку Dolby ProLogic, ATRAC и Lucasfilm Home THX. Программное обеспечение для этих приложений лицензируется компанией Motorola для интеграции в такие продукты, как аудио-/видеоресиверы, телевизоры и автомобильные аудиосистемы, с такими разработанными пользователями функциями, как цифровая эквализация и обработка звукового поля. DSP56004 — это DSP общего назначения в стиле MPU, состоящий из эффективного 24-битного ядра процессора цифровых сигналов, памяти программ и данных, различных периферийных устройств, оптимизированных для аудио, и вспомогательных схем. Как показано на рисунке, DSP, совместимый с семейством процессоров DSP56000, питается от программной памяти, двух независимых ОЗУ данных и двух ПЗУ данных, последовательного аудиоинтерфейса (SAI), последовательного хост-интерфейса (SHI), интерфейса внешней памяти (EMI), выделенного ввода/вывода. O-линии, встроенная петля фазовой автоподстройки частоты (PLL) и порт встроенной эмуляции (OnCETM).
ФУНКЦИИ
Ядро цифровой обработки сигналов
● Эффективный объектный код, совместимый с 24-битным ядром DSP56000.
● До 40,5 миллионов инструкций в секунду (MIPS) — цикл команд 24,7 нс на частоте 81 МГц; до 324 миллионов операций в секунду (MOPS) на частоте 81 МГц
● Высокопараллельный набор команд с уникальными режимами адресации DSP.
● Два 56-битных аккумулятора, включая байт расширения.
● Параллельное 24 × 24-битное умножение-накопление за 1 командный цикл (2 тактовых цикла).
● Умножение двойной точности 48 × 48 бит с 96-битным результатом за 6 циклов команд.
● 56-битное сложение/вычитание за 1 командный цикл.
● Дробная и целая арифметика с поддержкой арифметики множественной точности.
● Аппаратная поддержка блочных быстрых преобразований Фурье (БПФ) с плавающей запятой.
● Аппаратные вложенные циклы DO.
● Быстрые прерывания с нулевыми издержками (2 командных цикла).
● Четыре 24-битные внутренние шины данных и три 16-битные внутренние адресные шины для одновременного доступа к одной программе и двум памяти данных.
● Изготовлен из КМОП высокой плотности.