Процессоры AMD следующего поколения Ryzen планируется выпустить в этом году. Многое уже известно об архитектуре ядра Zen 5. Сюда входят технология процесса, кэш, межсоединение и количество потоков. Утечка в конце сентября от Moore’s Law is Dead дала нам возможность впервые взглянуть на более мелкие детали ядра Zen 5 и его возможностей. Пятое поколение архитектуры Zen под кодовым названием «Nirvana» будет ориентирована на однопоточную производительность, значительно улучшая игровую производительность процессоров Ryzen.
Ядро Zen 5 будет обновлено по всем направлениям, включая внешний интерфейс, серверную часть, подсистему памяти и кэш. Кэш данных, расположенный рядом с декодером и предсказателем ветвей, был увеличен с 32 КБ до 48 КБ (12-канальный). Аналогично, буфер трансляции данных (DTLB) и PWC также были расширены для более быстрой трансляции адресов.
В процессоре предсказатель ветвей является одним из наиболее важных компонентов. Это напрямую влияет на использование различных ALU, определяя поток в конвейере, на зависания и сбросы (в случае неправильных ветвей), которые очень пагубно сказываются на IPC. Предсказатель ветвей Zen 5 может получить доступ к BTB без каких-либо штрафов. Zen 5 также повышает емкость и точность целевого буфера ветвей, который имеет решающее значение для условных непрямых ветвей.
Интересно, что декодер выглядит нетронутым, но очередь отправки расширена с 6 до 8 микроопераций с поддержкой op fusion. Это позволяет в некоторых точках конвейера рассматривать две микрооперации одной и той же инструкции как одну, что удваивает эффективную пропускную способность.
Кроме того, Zen 5 усиливает и без того впечатляющую целочисленную производительность AMD. Количество ALU было увеличено с 4 до 6 в сочетании с более крупным планировщиком. Со стороны Vector/FP были добавлены 512-битные блоки FP для повышения производительности AVX512. Более широкий ALU может быть ограничен процессорами Epyc. Подсистема памяти также не осталась без внимания. Zen 5 может выполнять 4 загрузки по сравнению с 3 загрузками за цикл на Zen 4.
Процессоры AMD Ryzen 8000 будут использовать обновленную межъядерную схему, известную как Ladder L3 Fabric. Это связано с Infinity Fabric 3-го поколения, которая будет выступать в качестве межкомпонентного соединения кристалла для чипов AMD следующего поколения.
Ожидается, что количество ядер и буферы кэша более высокого уровня останутся неизменными. Процессоры Ryzen 8000 должны иметь до 16 ядер на двух матрицах, каждая из которых имеет 32 МБ кэш-памяти третьего уровня. Кэш L2 останется на уровне 1 МБ на ядро или 16 МБ на весь процессор. Частота ядра должна быть на одном уровне или выше, чем у моделей Ryzen 7000, так как новое поколение будет производиться по 4-нм техпроцессу (N4).
Ожидается, что процессоры Ryzen 8000 появятся в продаже в середине или конце 2024 года.