Хотя вы возможно слышали о 3D-стекинге с помощью технологии Intel Foveros, которая использует активный кремниевый промежуточный элемент для размещения таких чипов, как процессоры и память в одном корпусе, на самом деле это гораздо больший масштаб, чем то, что только что продемонстрировала Intel. Это отдельные транзисторы которые Intel собрала в стопку, что дает преимущества повышения плотности транзисторов при размещении внутри самих чипов. Увеличение плотности является ключевым приоритетом для соблюдения закона Мура, который предполагает, что количество транзисторов в микросхемах с высокой плотностью будет удваиваться каждые два года, что позволит новым чипам, аналогичным по размеру старым, работать быстрее благодаря наличию большего количества транзисторов.
Появление многослойных CMOS-транзисторов представляет собой еще одну инновацию, которую Intel добавляет в свою технологию производства, чтобы соблюдать закон Мура. Техроцесс Intel текущего поколения Intel 7 и будущие техпроцессы Intel 4 и 3 используют FinFET, которая размещают ребра транзисторов горизонтально. RibbonFET (также известная как нанолисты) вместо этого размещают эти ребра вертикально для более высоких частот и плотности, и дебютируют с техпроцессом 20 А.
Но поскольку подтверждено, что в техпроцессе Intel 18A используется RibbonFET, это означает, что в течение некоторого времени мы не увидим многослойных транзисторов. Даже Intel не назвала дату когда мы увидим, что эта технология будет использоваться, поскольку компания называет ее инновацией "будущего". Однако в пресс-релизе Intel также упоминается, что к 2030 году компания планирует выпустить чип, содержащий как минимум один триллион транзисторов в одном корпусе, а это означает, что к тому времени мы увидим многослойные 3D-CMOS -транзисторы. Технология PowerVIA которая также была показана в демонстрации, появится с техпроцессом 18A в следующем году.
