Найти в Дзене
Данил Волокитин

Принцип работы контроллера памяти в процессоре на примере Эльбрус 16С

Приветствие
В этой статье будет краткий разбор устройства контроллера памяти в процессорах. В качестве примера будет выступать Эльбрус 16С так как она самый доступный в этом плане. Приятного прочтения. Характеристки
Общие технические характеристики соответствуют стандарту Jedec DDR4 (JESD79- 4A). Опуская скучные параметры по типу максимального допустимого объёма ОЗУ выделим основные характеристики: поддержка 3DS чипов памяти, поддержка длины пакета 32 и 64 байт, поддержка CR2, возможность распределения адресов по физическим банкам. Функциональные характеристики
Частота функционирования ядра (mc_cld) до 800мгц, а внешнего интерфейса (ddr_clk) DDR4 до 3200 мбит/с. Объём буфера запросов 48, темп приёма равен 2 запросам за такт.
Задержка по формированию запроса высчитывается с помощью: 2 такта ядра+2 такта интерфейса DDR4.
Задержка по считываю данных вычисляется точно таким же образом. Дальше последует размер интерфейсов контроллера памяти
Внешние интерфейсы контроллера памяти

Приветствие
В этой статье будет краткий разбор устройства контроллера памяти в процессорах. В качестве примера будет выступать Эльбрус 16С так как она самый доступный в этом плане. Приятного прочтения.

Характеристки
Общие технические характеристики соответствуют стандарту Jedec DDR4 (JESD79- 4A). Опуская скучные параметры по типу максимального допустимого объёма ОЗУ выделим основные характеристики: поддержка 3DS чипов памяти, поддержка длины пакета 32 и 64 байт, поддержка CR2, возможность распределения адресов по физическим банкам.

Функциональные характеристики
Частота функционирования ядра (mc_cld) до 800мгц, а внешнего интерфейса (ddr_clk) DDR4 до 3200 мбит/с. Объём буфера запросов 48, темп приёма равен 2 запросам за такт.

Задержка по формированию запроса высчитывается с помощью: 2 такта ядра+2 такта интерфейса DDR4.
Задержка по считываю данных вычисляется точно таким же образом.

Дальше последует размер интерфейсов контроллера памяти

Внешние интерфейсы контроллера памяти
Внешние интерфейсы контроллера памяти


Внешние интерфейсы контроллера памяти

1) Порты приёма запросов в память, сейчас разберём почему их 2. Первая группа синхронизируется системным синхросигналом, предназначена для большей части параметров запроса, например такие как: адрес, код операции... По второй группе идёт передаётся значимость запроса, эта группа синхронизирована с частотой ядра контроллера
2) Интерфейс обмена с системным коммутатором, приём производится по синхросигналу mc_clk
3) Выдача параметров
4) Интерфейс взаимодействия с физическим уровнем DDR4: шина команд
5) Такой же как и 4, но по этой линии происходит чтение и запись
6) Выдача номера регистра с данными, запись производится в память или в буфер данных
7) Получение данных для записи в память

Послесловие
На данный момент хотелось бы остановиться на этом уровне описания. Если будет хороший отклик этой статье, то продолжим разбирать устройство контроллера памяти и его работу. Спасибо за прочтение.