Несколько лет назад общий стандарт PCIe 3.0 казался настолько перспективным, что преемник поделится своей историей, и вот вы здесь. Уже предпринимаются усилия по продвижению PCIe 5.0, версии, скорость передачи которой в 4 раза выше, чем у PCIe 3.0. Самое последнее проявление этого сводится к успеху Cadence, который в сотрудничестве с TSMC уже привел к еще одной вехе в выводе этого стандарта на рынок.
Компания Cadence достигла важной вехи в разработке основ для PCIe 5.0. Начато производство PHY и контроллера, а дизайнерские комплекты у вас под рукой
Переход к оборудованию следующего поколения — это не только разработка нового центрального процессора, графического процессора или памяти. Он также заботится об интерфейсе или контроллере, который позволит им работать вместе. Cadence Design Systems работает над этим типом оборудования специально для PCIe 5.0 и недавно похвасталась успехом своего сотрудничества с TSMC.
В объявлении компании Cadence Design Systems мы можем прочитать, что ее контроллеры PHY и IP (физический интерфейс (PHY) и контроллер соответственно) для спецификации PCI Express 5.0 (PCIe 5.0), изготовленные по технологиям TSMC N7, N6 и N5, прошли PCI- Сертификационные испытания SIG во время первых в отрасли конференций по соответствию стандарту PCIe 5.0.
Решения Cadence были протестированы на полную мощность и полностью соответствуют требованиям скорости 32 ГТ/с для технологии PCIe 5.0. Сам тест в виде нескольких тестовых процедур был предназначен для того, чтобы дать производителям уверенность в том, что их интерфейсы PCIe 5.0 в проектах систем на кристалле (SoC) будут работать должным образом.
Именно с учетом производителей SoC компания разработала свои решения, которые позволят разрабатывать чрезвычайно энергоэффективные SoC, ускоряя при этом время запуска продукта. Это не так далеко, поскольку комплекты разработки PCIe 5.0 для технологических процессов TSMC N7, N6 и N5 уже доступны для лицензирования и доставки.