Слух исходит от AdoredTV, который поделился последней информацией об архитектуре AMD Zen 5 следующего поколения. Хотя AMD еще не совсем закончила со своей архитектурой Zen 4, у компании уже есть первые образцы Zen 5 в лабораториях в виде ранних прототипов.
Работа над базовой архитектурой AMD Zen 5 под кодовым названием «Nirvana» началась с 2020–2021 годов. Ожидается, что первые продукты Zen 5 появятся в 2024 году, и, судя по последним сообщениям, они будут созданы полностью с нуля. Поскольку это совершенно новый дизайн, внутренняя архитектура процессора обязательно претерпит серьезные изменения, и некоторые возможные изменения подробно описаны в ролике AdoredTV.
Если в кратце, то первое серьезное изменение в архитектуре ядра процессора AMD Zen 5 — это использование нового общего кэша «Ladder». В более ранних архитектурах Zen кэш L3 был разделен на два блока по 16 МБ, совместно используемых двумя процессорными комплексами CCX. Каждый CCX мог получить доступ только к 16 МБ кэш-пулов L3.
В Zen 3 AMD изменила это и отказалась от двойной CCX до одной CCX, которая имела общий пул кэш-памяти L3 объемом 32 МБ, который был подключен ко всем 8 ядрам в кристалле в кольцевой конфигурации. AMD сохранила тот же дизайн на чипах Zen 4, но с Zen 5, по слухам, он снова изменится на новую 32-мегабайтную кэш-память L3 «Ladder». Говорят, что эта структура значительно снижает задержку между ядрами по сравнению со схемой кольцевого межсоединения.
На этом рисунке схематично показано, как будет работать новая структура кэш-памяти L3, но мы не можем точно сказать, останется ли кэш-память L3 на уровне 32 МБ или получит увеличение.
А вот L2 кеш для каждого ядра процессора AMD Zen 5 по информации того же источника будет увеличена. Якобы AMD тестирует в своих лабораториях 2 МБ и 3 МБ кэш-памяти L2 на ядро чипа, но достоверно неизвестно предназначены ли эти тесты для Zen 5 или ген. В случае, если это чипы Zen 5, это будет 2-кратное и 3-кратное увеличение соответственно по сравнению с 1 МБ кэш-памяти на ядро, используемой в существующих ядрах Zen 4.
Этот увеличенный объем кэш-памяти на ядрах AMD Zen 5 также может принести непосредственную пользу межпроцессорному взаимодействию IPC: кэш-память L2 объемом 2 МБ на ядро обеспечивает до 4% прироста IPC, а кэш-память L2 объемом 3 МБ на ядро обеспечивает прирост IPC на 7%. Выигрыш оценивается в многопоточных рабочих нагрузках, а однопоточные рабочие нагрузки могут дать около 1% преимущества IPC. Добавление дополнительного кэша на ядро, как уже упоминалось, не повлияет на задержку, хотя все это необходимо конечно тестировать когда чипы будут выпущено, а до этого еще год.
На данный момент AMD подтвердила, что новая архитектура Zen 5 будет запущена в 2024 году. Процессоры Zen 5 будут представлены в трех вариантах (Zen 5 / Zen 5 V-Cache / Zen 5C), а сам чип разработан с нуля с совершенно новой микроархитектурой, ориентированной на обеспечение повышенной производительности и эффективности наряду с интегрированным искусственным интеллектом и оптимизацией машинного обучения.
Разрабатываемая архитектура будет использоваться в более чем одном семействе процессоров, включая Ryzen 8000 «Granite Ridge» для настольных ПК, Ryzen 8000 «Strix Point» и «Fire Range» для мобильных устройств и EPYC «Turin» для серверов в следующем году.