Найти в Дзене
Олег Тагиров

Современные процессы 2,5Dи 3D-сборки все больше используют технологические блоки

7
1 мин
ю повысить быстродействие микросхем на 5% и снизить энергопотребление на 10%. Опытное производство по техпроцессу 3 нм начнется в 2021 г., а в серию он будет запущен во второй половине 2022 г. [21]. В сравнении с 5-нм процессом, это позволит повысить быстродействие на 10–15% или снизить энергопотребление на 25–30%, а плотность компоновки транзисторов увеличить в 1,7 раза. В 2022 г. также запланировано массовое внедрение промежуточной 4-нм технологии. Все процессы до 3 нм используют проверенную FinFET-структуру транзисторов, но уже в 2-нм технологии предусматривается переход на новую структуру Gate-All-Around (GAA). TSMC уже приступила к строительству производственного комплекса для 2-нм технологии, который будет располагаться недалеко от штаб-квартиры TSMC в Синьчжу на Тайване [22]. Руководство TSMC пытается расширить области технических и производственных компетенций компании, не ограничиваясь только контрактным производством пластин. Тайваньский гигант все больше пог

ю повысить быстродействие микросхем на 5% и снизить энергопотребление на 10%. Опытное производство по техпроцессу 3 нм начнется в 2021 г., а в серию он будет запущен во второй половине 2022 г. [21]. В сравнении с 5-нм процессом, это позволит повысить быстродействие на 10–15% или снизить энергопотребление на 25–30%, а плотность компоновки транзисторов увеличить в 1,7 раза. В 2022 г. также запланировано массовое внедрение промежуточной 4-нм технологии. Все процессы до 3 нм используют проверенную FinFET-структуру транзисторов, но уже в 2-нм технологии предусматривается переход на новую структуру Gate-All-Around (GAA). TSMC уже приступила к строительству производственного комплекса для 2-нм технологии, который будет располагаться недалеко от штаб-квартиры TSMC в Синьчжу на Тайване [22]. Руководство TSMC пытается расширить области технических и производственных компетенций компании, не ограничиваясь только контрактным производством пластин. Тайваньский гигант все больше погружается в современные технологии сборки сложных микросхем. И тому есть вполне разумное обоснование. Современные процессы 2,5Dи 3D-сборки все больше используют технологические блоки и элементы технологии производства микросхем, включающие нанесение металлизирующих RDL-слоев, шариковых соединений, TSV–Interposer на кремниевых пластинах с многоуровневыми межсоединениями и ультратонкой шлифовкой пластин. В 2020 г. TSMC сообщила о разработке совместно с компанией Broadcom второго поколения сборочной технологии Chip-on-Wafer-on-Substrate (CoWoS), представляющей собой 2,5D-процесс многокристальной сборки с использованием сквозных металлизированных соединений TSV (Through Silicon Via) с чипами микросхем на промежуточной плате в виде TSV–Interposer (см. рис. 3) [23]. Новая технология позволяет увеличить размер платы TSV–Interposer с 800 до 1700 мм2 и разместить на ней систему-на-кристалле по 7- или 5-нм технологии и шесть слоев чипов памяти HBM DRAM объемом до 96 Гбайт и пропускной способностью