Недавно решила перелистать "Полупроводниковую схемотехнику" Титце & Шенка и наткнулась на схему для ограничения выходного тока стабилизатора напряжения и решила сравнить с той, которая пришла в голову мне. Сам стабилизатор напряжения на операционном усилителе и транзисторе обычно строится по такой схеме: Принцип работы такой: Выходное напряжение делится резистивным делителем напряжения и подается на инвертирующий вход ОУ. Опорное напряжение может задаваться делителем напряжения (если сделать его из потенциометра, стабилизатор будет регулируемым) или стабилитроном. Операционник "сравнивает" напряжение на выходе стабилизатора с опорным напряжением. Он только и мечтает о том, чтобы разность напряжения на входах была нулевой, поэтому управляет транзистором так, чтобы этого добиться: если напряжение меньше, чем задано, ОУ откроет транзистор сильнее, увеличивая выходное напряжение; если напряжение больше необходимого - прикроет транзистор. Схема в меру простая, хорошо гасит пульсации (в при
Стабилизатор напряжения на ОУ и транзисторе с ограничением тока
28 марта 202128 мар 2021
3096
2 мин