При прохождении сигналов через логические элементы, неизбежно происходят задержки. Давайте рассмотрим простую блок-схему.
(Схемы чертил в 3D САD системе для твердых тел, не бейте сильно, PСАД не установлен, поэтому кому-то не понравится чертилка).
Видеоверсия статьи здесь.
В данной блок схеме видно, что блок А имеет видимую задержку по прохождению сигнала.
Задержки сигнала
Задержка прохождения сигнала это неизбежное время, которое нужно элементам блока А произвести некие действия. Счетчики, компараторы, дешифраторы, все им нужно время для выполнения каких либо операций в зависимости от назначения.
Транспортные задержки
Так вот задержки неизбежны, в реальной жизни, задержки незаметны, измеряются наносекундами, но они есть и обусловлены временем срабатывания устройства. Это так называемые транспортные задержки.
Инерциальные задержки
Данные задержки обусловлены факторами типа паразитных емкостей. Могут возникнуть из-за неправильной компоновке или распиновки сигналов. Важно сводить их к минимальным значениям.
Как работает
Подадим на вход 1 и 2 нашего устройства некий цифровой сигнал.
На блоке А происходит временная задержка.
В данном цифровом устройстве нам нужно синхронизировать сигналы на входах блока В.
Чтобы компенсировать потраченное время в блоке А , на другом цифровом входе блока В устанавливают элемент задержки.
элемент задержки задерживает прохождения сигнала на некоторое время.
Работа элемента основана на RC-цепочке и паре триггеров Шмитта, которые подавляют биения.
Схема элемента задержки
Давайте начертим упрощенно и схематически элемент задержки.
На вход IN подается цифровой сигнал, усиливается и заряжает конденсатор через резистор R. Как только конденсатор зарядится срабатывают триггер T1 и Т2. Далее через буфер, сигнал выходит с задержкой.
Параметры RC цепочки подбираются в зависимости от необходимого времени задержки.