Хотя семейство производственных процессов N3 (3-нм класса) компании TSMC дает ряд преимуществ в плане производительности и мощности, очень высокая стоимость начального узла N3 препятствует широкому внедрению. Неудивительно, что, по слухам, компания готовится снизить расценки на 3-нм производство, чтобы стимулировать интерес со стороны разработчиков чипов, согласно отчету MyDrivers.
Хотя на данный момент любые опубликованные TSMC котировки и цены на N3 следует считать слухами, вполне вероятно, что производственные затраты TSMC по техпроцессу N3E будут ниже, чем по первоначальному N3. Пока неясно, сколько компания будет брать за производство на других узлах класса N3, таких как N3P, N3S и N3X. Снижение цен на 3-нм производство привлечет больше клиентов к этим узлам, но это не произойдет в одночасье.
По слухам, первоначальная технология производства N3 (также известная как N3B) от TSMC будет использоваться только Apple, поскольку эта компания является крупнейшим клиентом литейной компании, готовым внедрять передовые узлы раньше других. Однако технология N3 является дорогостоящей. По данным China Renaissance, N3 широко использует экстремальную ультрафиолетовую (EUV) литографию для нанесения до 25 слоев, а каждый EUV-сканер сейчас стоит 150-200 миллионов долларов в зависимости от конфигурации. Чтобы амортизировать фабрики, оснащенные такими производственными инструментами, TSMC вынуждена брать больше денег за производство по технологическому процессу N3 и его преемникам.
Некоторые говорят, что TSMC может взимать до 20 000 долларов за пластину N3 - по сравнению с 16 000 долларов за пластину N5 - и хотя такие расценки зависят от множества факторов, главный вывод заключается в том, что производство чипов продолжает дорожать. Увеличение затрат означает снижение прибыли для таких компаний, как AMD, Broadcom, MediaTek, Nvidia и Qualcomm, поэтому разработчики чипов пересматривают способы создания передовых конструкций и использования передовых узлов.
"Мы считаем, что значимое наращивание [N3] произойдет во втором полугодии 2023 года, когда будет готова оптимизированная версия N3E", - пишет Сехо Нг, аналитик China Renaissance. "По нашему мнению, основные клиенты компании в области высокопроизводительных вычислений (например, AMD, Intel), смартфонов (например, QCOM, MTK) и ASIC (например, MRVL, AVGO, GUC), скорее всего, останутся на N4/5 и выберут N3E в качестве первого выхода на рынок в классе N3. Между тем, мы считаем, что базовый уровень N3 (он же N3B) будет в основном ограничен продукцией Apple".
Чтобы стимулировать своих партнеров к использованию своих технологических технологий класса N3, TSMC, как сообщается, рассматривает возможность снижения цен на эти узлы. В частности, техпроцесс N3E компании TSMC использует EUV только для 19 слоев и отличается несколько меньшей сложностью производства, а потому дешевле в использовании. TSMC могла бы снизить котировки на производство N3E без ущерба для рентабельности. N3E обеспечивает нулевые преимущества по сравнению с N5, когда речь идет о масштабировании ячеек SRAM, что означает большие размеры матриц по сравнению с теми, которые производятся на N3/N3B.
AMD публично объявила, что планирует использовать узел N3 для некоторых своих разработок на базе Zen 5, которые должны появиться в 2024 году, а Nvidia, как ожидается, примет N3 для своих GPU следующего поколения на базе архитектуры Blackwell, которые должны появиться примерно в те же сроки. Из-за высокой стоимости ожидается, что применение узлов класса N3 будет ограничено определенными продуктами - так что снижение расценок, вероятно, заставит разработчиков чипов пересмотреть свою стратегию внедрения.
Есть и другая проблема, связанная с N3 от TSMC: низкая производительность. По некоторым оценкам, выход составляет от 60% до 80%, а источники DigiTimes (через Дэна Нистедта) указывают, что он ниже 50%. Тем не менее, поскольку, как сообщается, только Apple использует эту технологию производства, а компания известна своей скрытностью, любые подробности о выходе первых чипов N3 следует воспринимать с большой долей соли.