В прошлой статье мы остановились на том, как проходили испытания процессора i960 Hx...
Снижение трафика по общей шине
В целях дальнейшей оптимизации использования ограниченной пропускной способности общей шины процессор i960 Нх исключает трафик, связанный с опережающей доставкой инструкций и загрузкой данных.
Опережающая выборка инструкций на самом деле понижает общую производительность из-за малых размеров блоков (число инструкций между условными переходами) и ограниченного быстродействия приложений. Методика выборки инструкций предусматривает выборку двух или четырех слов в зависимости от состояния указателя инструкции (IP).
Таким образом, процессор экономит время, не загружая два ненужных слова инструкции, когда IP указывает на вторую половину формата команды из четырех слов.
Аналогично и методика заполнения кэша данных заключается в доступе только к словам (в соответствии с выбранным битовым форматом), а не к целым строкам кэша из четырех слов, как принято при традиционном подходе.
Имитация показала, что это позволяет сократить избыточный трафик, обычно создаваемый при широком распространении данных по сети или при низком уровне их локализации.
На общей шине не только сокращен трафик, но и оптимизированы ее операции. Чтобы высвободить процессор для выполнения программы, его усовершенствованное ядро изолировали от внешней магистрали механизмом очередей, задерживающим запросы на прерывание.
Контроллер общей шины организует две отдельные очереди запросов на прорывание: очередь глубиной в четыре элемента для команд типа load и store и двухступенчатую очередь для выборки инструкций.
Такая стратегия позволяет микропроцессору i960 Нх эффективно управлять циклами общей шины.
Для сетевых приложений требуется манипуляция пакетами и кадрами данных с произвольным расположением байтов. Процессор должен справляться с выборкой случайных комбинаций из коротких (16 байт) и длинных (32 байт).
Аппаратное управление доступом к неупорядоченным данным позволяет процессору продолжать выполнение программы без задержки на упорядочивание слов.
Процессор разбивает процедуру доступа к неупорядоченным составным данным на выборку отдельных слов, загружая их в независимые аппаратные регистры.
Это ускоряет работу с неупорядоченными данными в четыре раза, что очень существенно при медленной магистрали. Производительность обработки неупорядоченных данных одинакова как для восходящих, так и для нисходящих форматов данных.
Добавление к этой технологии новой инструкции обмена байтами, которая преобразует слово восходящего формата в слово нисходящего формата, по мнению Intel, сделает процессор самым быстрым среди существующих при работе с данными обоих типов и со случайным расположением байтов.
Главной целью конструкторов нового микропроцессора было сокращение задержки прерывании - времени между возникновением сигнала прерывания и началом выполнения соответствующей программы его обработки.
Так как процессоры с архитектурой i960 по прерыванию сохраняют содержимое всех локальных регистров, самый существенный, компонент задержки прерывания — это распределение кадров регистров во внешней памяти.
Оно производится тогда, когда внутреннее пространство памяти для кадров регистров переполнено. Чтобы уменьшить это время, в новом процессоре для управления высокоприоритетными прерываниями предусмотрено зарезервированное пространство для кадров регистров.
Число зарезервированных кадров можно устанавливать от нуля до полного числа имеющихся кадров, т. е. до 15. Это исключает задержку пересылки кадров перед передачей управления программе обработки прерываний, а также во время выполнения этой программы, если зарезервировано достаточно кадров.
Дополнительные инструкции
Набор команд процессора дополнен несколькими новыми инструкциями. В их числе условные процедуры сложения, вычитания и выбора операции.
Они всегда проходят через конвейер, но выполняются лишь при соблюдении определенных условий (больше, меньше или равно). Это сокращает число команд передачи управления, повышая плотность кода и исключая издержки, связанные с непредсказуемыми переходами.
Уменьшение числа условных переходов приводит к увеличению длины основного блока и тем самым создает дополнительные возможности для оптимизации компилятора.
Новые инструкции обработки байтов и сравнения коротких слов избавляют от необходимости маскирования общих переменных языка С перед операциями 32-разрядного сравнения, что дает экономию нескольких инструкций.
В типичных сетевых приложениях для устройства управления памятью не требуются средства организации виртуальной памяти, зато необходим надежный механизм защиты данных, иначе разработка программного обеспечения с участием десятков или сотен программистов может превратиться в сущий ад.