Месяц назад исполнилось два года как компаниями AMD, ARM, Huawei, IBM, Mellanox, Qualcomm и Xilinx была представлена идея создания открытой платформы CCIX (Cache Coherent Interconnect for Accelerators). По замыслу отцов-основателей, платформа CCIX должна была «без швов» для передачи данных позволить совместную работу процессоров, ускорителей и пулов памяти вне зависимости от реализации (архитектуры). К концу 2016 года были созданы черновые спецификации CCIX, а несколько дней назад на конференции ISC 2018 консорциум CCIX объявил о публикации финальной версии CCIX Base Specification 1.0.
Сообщается, что физический слой платформы базируется на стандарте PCI Express 4.0. Это означает, что обмен данными между вычислительными подсистемами и памятью будет проходить на скорости до 16 ГТ/с на линию (условно 1,6 ГБ/с). В то же время спецификации предусматривают обмен по линии на уровне 25 ГТ/с в том случае, если устройства поддерживают режим ESM (Extended Speed Mode).
Важнейшей особенностью спецификаций стала разработка программируемой разделяемой виртуальной памяти для согласованного кэша. Ранее в традиционных вычислительных платформах операции по согласованию кэша реализованы в многоядерных и многопроцессорных конфигурациях. Платформа CCIX позволяет согласовывать данные в кэше для разнородных (гетерогенных) подсистем, будь то ускоритель или процессор без привязки к архитектуре (x86, ARM, IBM Power или другое). Подобное согласование через виртуальную разделяемую память позволяет упростить обмен данными с минимальными задержками, что будет востребовано в облачных сервисах нового поколения и для вычислений на новых направлениях: ИИ, Большие Данные и другое. Готовность спецификаций подразумевает, что продукция с поддержкой CCIX появится ещё до конца текущего года.