Мы уже знакомы с двоичным исчислением и базовыми логическими элементами. Предлагаю продолжить знакомство и сейчас начнем моделировать сумматор двоичных чисел. Задача: собрать сумматор двоичных чисел. Опять вопрос: с чего же начать. Как всегда моделируем работу на базе одного разряда, составляем таблицу переходов и вперед. Рассмотрим два числа А и В. Все возможные различные варианты их состояний в левой части таблицы - входы. Справа выходы, а именно S - результат математического сложения двух двоичных чисел...

Обычно биты хранятся в регистрах состоящих из нескольких двоичных триггеров. Двоичный триггер имеет два выхода: прямой и инверсный, т.е. парафазный (двухфазный) выход, но зачастую один бит парафазного (двухфазного) выхода отбрасывается и парафазность двухфазного бита, которая может увеличить быстродействие некоторых схем, не используется. Например, использование парафазных битов уменьшает время преобразования (дешифрирования) обычного двоичного кода в многобитный одноединичный код с 2*dt до 1*dt, где dt - время задержки в одном типовом логическом элементе...