Описание регистров управления TIM1_CR2 и TIM8_CR2 (TIMx_CR2):
Эти регистры представляют собой контрольные регистры таймеров TIM1 и TIM8 в микроконтроллерах STM32 (или аналогичных устройствах). Они позволяют программистам настраивать различные параметры и функции таймеров, такие как внутренние триггеры, режимы счета, входные/выходные настройки и многое другое.
Общее описание TIMx_CR2 (где x - это номер таймера: 1 или 8):
Регистр управления 2 TIMx_CR2 представляет собой 32-битное (или 16-битное, в зависимости от конфигурации таймера) регистровое поле, содержащее биты, управляющие различными функциями таймера. Каждый бит этого регистра может быть установлен или сброшен программно.
Основные биты и функции TIMx_CR2 обычно включают:
Описание регистров управления TIM1_CR2 и TIM8_CR2 (TIMx_CR2):
Эти регистры представляют собой контрольные регистры таймеров TIM1 и TIM8 в микроконтроллерах STM32 (или аналогичных устройствах). Они позволяют программистам настраивать различные параметры и функции таймеров, такие как внутренние триггеры, режимы счета, входные/выходные настройки и многое другое.
Общее описание TIMx_CR2 (где x - это номер таймера: 1 или 8):
Регистр управления 2 TIMx_CR2 представляет собой 32-битное (или 16-битное, в зависимости от конфигурации таймера) регистровое поле, содержащее биты, управляющие различными функциями таймера. Каждый бит этого регистра может быть установлен или сброшен программно.
Основные биты и функции TIMx_CR2 обычно включают:
- Bit 0: CCPC (Capture/compare preloaded control) - контроль буферизации настроек захвата/сравнения.
Когда этот бит установлен в 0: - Биты CCxE, CCxNE и OCxM не буферизуются (не предварительно загружаются) при записи.
Настройки этих битов обновляются немедленно после записи.
Когда этот бит установлен в 1: - Биты CCxE, CCxNE и OCxM предварительно загружаются (буферизуются) при записи.
Обновление настроек произойдет только после возникновения события коммутации (COM). Событие коммутации может быть вызвано установкой бита COMG или обнаружением фронта сигнала TRGI, в зависимости от значения бита CCUS.
Это действие применяется только к каналам, у которых есть дополнительный выход (complementary output).
Кратко говоря, когда бит CCPC установлен в 1, настройки для каналов с дополнительным выходом не вступают в силу немедленно, а предварительно загружаются во внутренний буфер. Обновление этих настроек произойдет только при возникновении события коммутации (например, в некоторых режимах PWM) в соответствии с битом CCUS. Если бит CCPC установлен в 0, то настройки каналов сразу же вступают в силу после записи. - Bit 1: Зарезервировано, должно быть сохранено значение сброса
- Bit 2: CCUS (Capture/compare control update selection) - выбор источника обновления настроек захвата/сравнения.
Когда этот бит установлен в 0:
Когда биты управления захвата/сравнения (CCxE, CCxNE и OCxM) предварительно загружены (CCPC=1), их обновление будет происходить только при установке бита COMG (COM Generation).
Это означает, что обновление настроек произойдет только в результате события коммутации (COM) или по установке бита COMG.
Когда этот бит установлен в 1:
Когда биты управления захвата/сравнения (CCxE, CCxNE и OCxM) предварительно загружены (CCPC=1), их обновление будет происходить как при установке бита COMG (COM Generation), так и при возникновении переднего фронта на входе TRGI (Trigger Input).
Это означает, что обновление настроек может произойти как в результате события коммутации (COM) или при обнаружении переднего фронта на входе TRGI.
Кратко говоря, бит CCUS определяет, какие события могут вызывать обновление предварительно загруженных настроек захвата/сравнения (если бит CCPC установлен в 1). Если бит CCUS установлен в 0, то обновление произойдет только при событии коммутации (COM) или по установке бита COMG. Если бит CCUS установлен в 1, то обновление также произойдет при обнаружении переднего фронта на входе TRGI. - Bit 3: Источник события (CCDS): Этот бит позволяет настраивать источник события захвата/сравнения.
- Bit 3,5,6: Master/Slave режим (MMS): Эти биты позволяют настраивать режим Master/Slave для синхронизации нескольких таймеров между собой или другими периферийными устройствами.
- Bit 7: Входной триггер (TI1S): Этот бит позволяет настраивать, используется ли вход TI1 в режиме прямого триггера или входного захвата.
- Bit 8: Бит OIS1 предназначен для управления состоянием выхода OC1 (Output Compare 1) таймера в неактивном состоянии, когда бит MOE (Main Output Enable) установлен в 0. OC1 - это выходной канал, используемый для генерации PWM (импульсно-широтно-модулированного) сигнала или других сигналов сравнения.
Когда бит OIS1 установлен в 0:
Выход OC1 будет находиться в состоянии "0" (низком уровне) после того, как завершится установка времени задержки (dead-time) при использовании выхода OC1N (комплементарный выход OC1).
Это означает, что выход OC1 будет удерживаться в низком состоянии, когда бит MOE установлен в 0, и никакой сигнал не будет выходить на выходной пин OC1.
Когда бит OIS1 установлен в 1:
Выход OC1 будет находиться в состоянии "1" (высоком уровне) после завершения установки времени задержки (dead-time) при использовании выхода OC1N (комплементарный выход OC1).
Это означает, что выход OC1 будет удерживаться в высоком состоянии, когда бит MOE установлен в 0, и на выходной пин OC1 будет выходить сигнал, соответствующий высокому уровню.
Примечание: Бит OIS1 нельзя изменить, если уровень блокировки LOCK 1, 2 или 3 был установлен в регистре TIMx_BDTR (BDTR - Break and Dead-time Register) для данного таймера. Уровни блокировки предотвращают изменение определенных настроек таймера, чтобы избежать случайных изменений важных параметров во время работы таймера в критических приложениях. - Bit 9: Бит Output Idle state 1 (OIS1N) предназначен для управления состоянием комплементарного выхода OC1N (complementary Output Compare 1) таймера в неактивном состоянии, когда бит MOE (Main Output Enable) установлен в 0. OC1N - это комплементарный выход к OC1, используемый для генерации симметричного сигнала PWM (импульсно-широтно-модулированного) или других сигналов сравнения.
Когда бит OIS1N установлен в 0:
Комплементарный выход OC1N будет находиться в состоянии "0" (низком уровне) после завершения установки времени задержки (dead-time), когда бит MOE установлен в 0.
Это означает, что выход OC1N будет удерживаться в низком состоянии, когда бит MOE установлен в 0, и никакой сигнал не будет выходить на выходной пин OC1N.
Когда бит OIS1N установлен в 1:
Комплементарный выход OC1N будет находиться в состоянии "1" (высоком уровне) после завершения установки времени задержки (dead-time), когда бит MOE установлен в 0.
Это означает, что выход OC1N будет удерживаться в высоком состоянии, когда бит MOE установлен в 0, и на выходной пин OC1N будет выходить сигнал, соответствующий высокому уровню.
Примечание: Бит OIS1N нельзя изменить, если уровень блокировки LOCK 1, 2 или 3 был установлен в регистре TIMx_BDTR (BDTR - Break and Dead-time Register) для данного таймера. Уровни блокировки предотвращают изменение определенных настроек таймера, чтобы избежать случайных изменений важных параметров во время работы таймера в критических приложениях.
Обратите внимание, что конкретные биты и их функции могут отличаться для каждого таймера и микроконтроллера. Пожалуйста, обращайтесь к соответствующему руководству по программированию или документации для вашего конкретного устройства, чтобы получить полную информацию о регистрах управления таймерами TIM1 и TIM8.