Три направления исследований должны быть более тесно связаны между собой
Упаковка, вероятно, никогда не была более горячей темой. Поскольку закон Мура перестал предоставлять оомфу, одним из путей к улучшению вычислений является более плотное соединение микросхем в одном пакете.
В начале этого месяца на выставке Semicon West компания Intel продемонстрировала три новых исследовательских проекта в области упаковки. Одна объединяет две существующие технологии для более тесной интеграции микросхем малого размера, соединенных в единый пакет, чтобы сформировать такую систему, которая до недавнего времени была бы выполнена в виде одного большого микросхемы. Другая добавляет лучшей мощности для умирает на вершине 3D стека чипов. И последнее - это усовершенствование интерфейса Intel chiplet-to-chiplet под названием Advanced Interface Bus (AIB).
Первая попытка, получившая название Co-EMIB, по сути представляет собой способ объединения двух существующих технологий упаковки Intel: EMIB (для встроенного мультидиапазонного соединительного моста) и Foveros. Предыдущий мост два чипа на коротком горизонтальном расстоянии с помощью небольшого куска кремния, встроенного в органическую подложку упаковки. Соединительные линии на кремнии могут быть уже, чем на органической подложке, и могут быть более плотно упакованы друг с другом для формирования высокоскоростного соединения "чип-чип-чип". Он используется в таких системах, как Stratix 10 FPGA Intel, которая на самом деле представляет собой чипсет FPGA, соединенный с двумя высокоскоростными DRAM и четырьмя высокоскоростными приемопередатчиками в одном пакете.
Foveros - это технология стекирования 3D-чипов Intel. Он позволяет выполнять соединения типа "от умирай до умирай" с расстоянием всего 50 микрометров друг от друга, что приводит к вертикальным соединениям с высокой пропускной способностью. Проходящие вертикально сквозь кремниевые отверстия (или TSV) проводники, проходящие через кремний нижней матрицы, соединяют трубу с подложкой пакета.
Объединение этих двух модулей в Co-EMIB позволяет двум или более стекам Foveros взаимодействовать через высокоплотные мосты EMIB для построения более сложных систем. Это может показаться очевидным. Но с расстоянием в микрометрах друг от друга, органическим субстратом, который трудно сделать идеально плоским, и достаточно большой площадью для узора, это было довольно сложно.
"Масштабы становятся все более и более критичными [в зависимости] от того, как вы можете выдерживать все ваши размерные допуски в процессе сборки",
- говорит Джоанна Свон, коллега из группы Intel по исследованиям компонентов и технологическому развитию.
"Технологические трюки становятся более важными для управления размерами структур. Мы можем показать, что есть путь для поддержания стабильности размеров на большей площади".
Второе исследование, Omnidirectional Interconnect (ODI) корпорации Intel, по сути, позволяет использовать вертикальные соединения, похожие на EMIB. Они больше, чем обычные сквозные кремниевые отверстия - около 70 микрометров в поперечнике по сравнению с обычными 10 микрометрами TSV. По словам Лебедя, благодаря большому диаметру они особенно хорошо подходят для подачи питания на верхнюю матрицу в 3D-стекле. "По мере расширения этой области вы получаете более чистое и эффективное энергоснабжение", - говорит она.
MDIO, продукт третьей попытки, должен быть доступен в 2020 году в соответствии с презентацией Intel Semicon West. Он предлагает 200 гигабайт в секунду на миллиметр края микросхемы по сравнению с 63 Гб/с-мм AIB, и использует 0,50 пикожулей в бит против 0,85 пикожулей в бит AIB. Intel сравнил MDIO с технологией LIPINCON компании TSMC, которая также ожидается в 2020 году и обеспечивает производительность 67 ГБ/с-мм при примерно одинаковой производительности пикожулей на бит.
Intel R & D будет продолжать пытаться увеличить количество ударов - припой шарика включения / выключения темпа из чипа - доступных в данном районе, говорит Swan. Но в конечном счете, целью является избавление от припоя. Интерметаллический интерфейс между припоем и медными соединениями ограничивает ток, поэтому Intel и другие компании изучают технологию гибридного соединения, которая использует диэлектрический материал и тепло для соединения медных вкладышей одной микросхемы с другой без пайки.